特許
J-GLOBAL ID:200903027215100686

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願平11-070422
公開番号(公開出願番号):特開2000-269330
出願日: 1999年03月16日
公開日(公表日): 2000年09月29日
要約:
【要約】【課題】 絶縁膜に対し簡単な工程で精度の高いエッチングを行うことにより、低コストで信頼性の高い半導体装置を提供すること。【解決手段】 有機SOG膜3の上にシリコン窒化膜6aを形成し、このシリコン窒化膜6aをレジストパターン8をマスクとしてパターニングし、レジストパターン8を酸素プラズマでアッシングしてからシリコン窒化膜マスク6をマスクとして有機SOG膜3をエッチング加工するものにおいて、レジストパターンをアッシングする前に、有機SOG膜3の表面層にイオンを注入してこの部分に改質SOG膜4を形成しておく。この改質SOG膜4によりレジストパターン8のアッシング処理から有機SOG膜3を保護する。
請求項(抜粋):
基板上に第1絶縁膜を形成する第1工程と、前記第1絶縁膜の上に第1の膜を形成する第2工程と、前記第1の膜の上に第1マスクパターンを形成する第3工程と、前記第1マスクパターンをマスクとして、前記第1の膜をパターニングする第4工程と、前記第1マスクパターンを除去する第5工程と、を含み、前記第1工程終了後から前記第5工程の開始前までの間に、前記第1絶縁膜の少なくとも表面層に、前記第5工程による前記第1マスクパターンの除去処理に対する保護層を形成する第6工程を行うことを特徴とした半導体装置の製造方法。
IPC (5件):
H01L 21/768 ,  H01L 21/265 ,  H01L 21/3065 ,  H01L 21/316 ,  H01L 21/318
FI (5件):
H01L 21/90 M ,  H01L 21/316 G ,  H01L 21/318 B ,  H01L 21/265 Y ,  H01L 21/302 H
Fターム (73件):
5F004AA02 ,  5F004BA04 ,  5F004BD01 ,  5F004DA24 ,  5F004DA25 ,  5F004DA26 ,  5F004DB03 ,  5F004DB07 ,  5F004EA07 ,  5F033HH04 ,  5F033HH08 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033HH17 ,  5F033HH18 ,  5F033HH21 ,  5F033HH23 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ33 ,  5F033KK11 ,  5F033KK33 ,  5F033MM12 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP26 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ24 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ60 ,  5F033QQ61 ,  5F033QQ62 ,  5F033QQ63 ,  5F033QQ64 ,  5F033QQ65 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033SS02 ,  5F033SS04 ,  5F033SS12 ,  5F033SS13 ,  5F033SS14 ,  5F033SS15 ,  5F033SS22 ,  5F033TT04 ,  5F033XX03 ,  5F033XX34 ,  5F058AD05 ,  5F058AD11 ,  5F058AF04 ,  5F058AG06 ,  5F058AH02 ,  5F058BA07 ,  5F058BD01 ,  5F058BD09 ,  5F058BD19 ,  5F058BF07 ,  5F058BF23 ,  5F058BF30 ,  5F058BH15 ,  5F058BJ02 ,  5F058BJ06
引用特許:
審査官引用 (3件)

前のページに戻る