特許
J-GLOBAL ID:200903027476857555
半導体集積回路装置
発明者:
出願人/特許権者:
代理人 (5件):
小栗 昌平
, 本多 弘徳
, 市川 利光
, 高松 猛
, 濱田 百合子
公報種別:公開公報
出願番号(国際出願番号):特願2004-001259
公開番号(公開出願番号):特開2005-197411
出願日: 2004年01月06日
公開日(公表日): 2005年07月21日
要約:
【課題】プロセスの製造ばらつき、温度、電源電圧において半導体集積回路2Aにおけるリーク電流による消費電力の増大を削減する。【解決手段】所定の機能動作を行う複数の機能MOSFETを具備した回路本体21及び機能MOSFETの特性をモニタする複数のモニタNMOSFET23を具備したモニタ回路22Aを備えた半導体集積回路2Aと、モニタNMOSFET23のリーク電流に対応したリークデータを検出して出力するリーク電流検出回路3と、複数のリークデータから回路本体21におけるリーク電流を最小にするリークデータを抽出し、これを印加電圧データとして出力する比較演算回路4と、機能MOSFETに印加するソース-ドレイン間電圧を印加電圧データに基づき設定して出力する印加電圧出力回路5Aとを設ける。【選択図】図1
請求項(抜粋):
所定の機能動作を行う複数の機能MOSFETを具備した回路本体と、前記機能MOSFETの特性をモニタする複数のモニタMOSFETを具備したモニタ回路とを備えた半導体集積回路と、
前記モニタMOSFETのリーク電流を検出して、これをリークデータとして出力するリーク電流検出回路と、
複数の前記リークデータから前記回路本体におけるリーク電流を最小にするリークデータを抽出し、これを印加電圧データとして出力する比較演算回路と、
前記機能MOSFETに印加する電圧を前記印加電圧データに基づき設定して出力する印加電圧出力回路とを有することを特徴とする半導体集積回路装置。
IPC (6件):
H01L21/822
, G01R31/28
, G11C16/02
, G11C16/06
, H01L27/04
, H03K19/00
FI (6件):
H01L27/04 T
, H03K19/00 A
, G11C17/00 611Z
, G11C17/00 632Z
, G01R31/28 V
, H01L27/04 F
Fターム (32件):
2G132AA00
, 2G132AD01
, 2G132AH02
, 2G132AK07
, 2G132AK13
, 2G132AL00
, 5B025AD09
, 5B025AE08
, 5F038BB02
, 5F038BG06
, 5F038BG09
, 5F038DF01
, 5F038DF04
, 5F038DF05
, 5F038DF06
, 5F038DF08
, 5F038DF12
, 5F038DT12
, 5F038DT17
, 5F038DT18
, 5F038EZ20
, 5J056AA03
, 5J056BB17
, 5J056BB49
, 5J056CC00
, 5J056CC01
, 5J056CC09
, 5J056DD13
, 5J056DD37
, 5J056DD38
, 5J056DD40
, 5J056EE11
引用特許: