特許
J-GLOBAL ID：200903027489833116
半導体装置の製造方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-132381
公開番号（公開出願番号）：特開平9-321284
出願日： 1996年05月27日
公開日（公表日）： 1997年12月12日
要約：
【要約】【課題】 本発明は、基板上の下地膜を所定の形状にパターニングする際に用いた反射防止膜が下地膜上に残存していても、下地膜上の開孔部と下地膜のない基板上の開孔部とを、基板表面にダメージを与えることなく同時に形成することが可能な半導体装置の製造方法を提供することを目的とする。【解決手段】 ゲートパターンの形成に使用したゲート電極22上のSiON反射防止膜18中にP+ イオンを打ち込み、SiON反射防止膜18のエッチングレートをSiO2 層間絶縁膜28のエッチングレートと余り変わらないものとして、ゲート電極22上のSiO2 層間絶縁膜28及びSiON反射防止膜18とn+ 型不純物領域26b上のSiO2 層間絶縁膜28及びシリコン酸化膜12とをほぼ同時にエッチング除去し、n+ 型不純物領域26a表面を削り取ることなく、第1及び第2のコンタクトホール32a、32bを同時に開孔する。
請求項（抜粋）：
基板上に、下地膜を形成した後、前記下地膜上に、反射防止膜を形成する第1の工程と、前記反射防止膜上に、所定の形状にパターニングした第1のレジストを形成する第2の工程と、前記第1のレジストをマスクとして、前記反射防止膜及び前記下地膜を選択的にエッチングし、前記反射防止膜及び前記下地膜を所定の形状にパターニングする第3の工程と、前記第1のレジストを除去した後、全面に第2のレジストを塗布する第4の工程と、前記第2のレジスト表面から所定の不純物のイオンインプランテーションを行い、前記反射防止膜中に前記不純物イオンを打ち込む第5の工程と、前記第2のレジストを除去した後、全面に層間絶縁膜を形成する第6の工程と、前記層間絶縁膜上に、所定の形状にパターニングした第3のレジストを形成した後、前記第3のレジストをマスクとして、前記層間絶縁膜及び前記反射防止膜を選択的にエッチングし、前記所定の形状にパターニングされた下地膜上に第1の開孔部を形成すると同時に、前記基板上に第2の開孔部を形成する第7の工程と、を有し、前記反射防止膜中に前記不純物イオンを打ち込むことにより、前記反射防止膜のエッチングレートを前記層間絶縁膜のエッチングレートに近付けて、前記所定の形状にパターニングされた下地膜上の前記第1の開孔部を形成するための前記層間絶縁膜及び前記反射防止膜並びに前記基板上の前記第2の開孔部を形成するための前記層間絶縁膜のエッチングを行うことを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 29/78
, H01L 21/336
, H01L 21/265
, H01L 21/027
, H01L 21/3065
, H01L 21/306
H01L 29/78 301 P
, H01L 21/265 Y
, H01L 21/265 W
, H01L 21/265 F
, H01L 21/30 574
, H01L 21/302 L
, H01L 21/306 D
, H01L 29/78 301 G
