ジッタ計測装置

発明者： ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平11-231559
公開番号（公開出願番号）：特開2001-056352
出願日： 1999年08月18日
公開日（公表日）： 2001年02月27日
要約：

【要約】【課題】クロック周期が計測ごとに変化する場合にも容易に対応でき、簡単な回路構成でクロック周期を求めることができるジッタ計測装置を実現する。【解決手段】入力信号のジッタを計測するジッタ計測装置において、入力信号を所定の基準レベルと比較してパルス信号に変換する比較回路と、この比較回路により得たパルス信号のパルス幅を計測する時間計測回路と、この時間計測回路で計測したデータ群を保持する第1のメモリと、この第1のメモリに保持したデータ群を読み出して加算する加算手段と、ディジタル変調方式を設定し、設定した方式により一意的に決まる定数βを第2のメモリに格納する設定手段と、加算手段の加算値をデータ群の全サンプル数Nで除算する第1の除算手段と、この第1の除算手段の除算値を第2のメモリから読み出した定数βで除算し、パルス信号のパルス幅の計測に用いる計測クロックの周期を算出する第2の除算手段とを有することを特徴とするジッタ計測装置である。

請求項（抜粋）：

入力信号のジッタを計測するジッタ計測装置において、入力信号を所定の基準レベルと比較してパルス信号に変換する比較回路と、この比較回路により得たパルス信号のパルス幅を計測する時間計測回路と、この時間計測回路で計測したデータ群を保持する第1のメモリと、この第1のメモリに保持したデータ群を読み出して加算する加算手段と、ディジタル変調方式を設定し、設定した方式により一意的に決まる定数βを第2のメモリに格納する設定手段と、前記加算手段の加算値を前記データ群の全サンプル数Nで除算する第1の除算手段と、この第1の除算手段の除算値を前記第2のメモリから読み出した定数βで除算し、前記パルス信号のパルス幅の計測に用いる計測クロックの周期を算出する第2の除算手段と、を有することを特徴とするジッタ計測装置。

IPC (2件)：

G01R 29/02 , G11B 20/10 341

FI (2件)：

G01R 29/02 L , G11B 20/10 341 Z

Fターム (3件)：

5D044FG09 , 5D044GL11 , 5D044GM02

引用特許：

出願人引用 (6件)

ジッタアナライザ
公報種別：公開公報出願番号：特願平9-082903 出願人：横河電機株式会社
ロジックアナライザ
公報種別：公開公報出願番号：特願平3-210748 出願人：横河電機株式会社
ジッタアナライザ
公報種別：公開公報出願番号：特願平10-066749 出願人：横河電機株式会社

全件表示

前のページに戻る