特許
J-GLOBAL ID：200903027878635842

電圧駆動型素子のゲート駆動装置

発明者：
阿部 康

阿部 康 について

, 
笹川 清明

笹川 清明 について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 松崎 清
公報種別：公開公報
出願番号（国際出願番号）：特願平9-319242
公開番号（公開出願番号）：特開平11-150939
出願日： 1997年11月20日
公開日（公表日）： 1999年06月02日
要約：
【要約】【課題】 短絡電流遮断時の発生損失を軽減する。【解決手段】 IGBTなどの電圧駆動型素子に短絡電流が流れたことを図示されない回路で検出したら、図1(a)に示すトランジスタTR4をオンさせることで、IGBTのゲートエミッタ電圧VGEを図1(b)の如く、ツェナーダイオードZD10のツェナー電圧まで低下させることにより、短絡電流Icを低減し短絡初期時のIGBTの責務を軽減する。
請求項（抜粋）：
電圧駆動型素子からなる電力変換回路に対し、その各電圧駆動型素子のスイッチングを制御する制御装置と、この制御装置からの信号に基づいて各電圧駆動型素子を駆動するゲート駆動回路と、各電圧駆動型素子のコレクタ-エミッタ間電圧を検出して短絡かどうかを判別する短絡判別回路と、短絡電流を遮断する短絡電流遮断回路とを備えた電圧駆動型素子のゲート駆動装置において、前記短絡判別回路により前記電圧駆動型素子に短絡電流が流れたことを検出したら、その直後に前記短絡電流遮断回路により電圧駆動型素子のゲート電圧を所定の設定値まで低下させて短絡電流を低減することで、短絡初期時の電圧駆動型素子の責務を軽減することを特徴とする電圧駆動型素子のゲート駆動装置。
IPC (4件)：
H02M 1/00 ,  H02M 1/08 ,  H02M 7/48 ,  H02M 7/537
FI (5件)：
H02M 1/00 H ,  H02M 1/08 A ,  H02M 7/48 M ,  H02M 7/48 Q ,  H02M 7/537 B
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM