特許
J-GLOBAL ID：200903027945628201
メモリコントローラ及びその制御方法
発明者：
出願人/特許権者：
代理人 (6件)：
大塚 康徳
, 高柳 司郎
, 大塚 康弘
, 木村 秀二
, 下山 治
, 永川 行光
公報種別：公開公報
出願番号（国際出願番号）：特願2007-233377
公開番号（公開出願番号）：特開2009-064360
出願日： 2007年09月07日
公開日（公表日）： 2009年03月26日
要約：
【課題】 メモリデータバス上の効率を改善する。【解決手段】 アクセスサイクルの異なる複数のメモリデバイスにデータの読み書きを行うメモリコントローラにおいて、複数のメモリデバイスに対するメモリアクセス要求を保持する。保持されたメモリアクセス要求をメモリデバイスに発行する際に、メモリコントローラと各メモリデバイスとの間の配線遅延を示す配線遅延情報に基づき、メモリアクセス要求を発行する順序を制御する。【選択図】 図6
請求項（抜粋）：
アクセスサイクルの異なる複数のメモリデバイスにデータの読み書きを行うメモリコントローラにおいて、
前記複数のメモリデバイスに対するメモリアクセス要求を保持する保持手段と、
前記保持手段に保持されたメモリアクセス要求をメモリデバイスに発行する際に、前記メモリコントローラと各メモリデバイスとの間の配線遅延を示す配線遅延情報に基づき、前記メモリアクセス要求を発行する順序を制御する制御手段とを有することを特徴とするメモリコントローラ。
IPC (1件)：
FI (2件)：
G06F12/00 564D
, G06F12/00 564B
