特許
J-GLOBAL ID：200903004690805074
多重メモリアクセスレイテンシ時間をサポートするコンピュータメモリシステムにおける性能を改善するためのシステムおよび方法
発明者：
,
出願人/特許権者：
代理人 (3件)：
稲葉 良幸
, 大賀 眞司
, 大貫 敏史
公報種別：公表公報
出願番号（国際出願番号）：特願2007-527567
公開番号（公開出願番号）：特表2008-500668
出願日： 2005年05月20日
公開日（公表日）： 2008年01月10日
要約：
多数のメモリ装置を有するメモリシステムが、物理メモリの異なる領域に対して異なるレイテンシ時間を可能にすることと、頻繁にアクセスされるメモリアドレスを物理メモリの最短レイテンシ時間領域に位置づけるのに役立つアドレスマップを提供することと、頻繁にアクセスされるメモリアドレスを物理メモリの最短レイテンシ時間領域に割り当てることとによって、平均アクセスレイテンシ時間を短縮する。
請求項（抜粋）：
メモリシステムにおけるメモリ装置へのアクセスを制御する方法であって、
前記メモリシステムにおけるメモリ装置を、第1のレイテンシ時間グループおよび第2のレイテンシ時間グループを含むレイテンシ時間グループに割り当てるステップであって、前記第1のレイテンシ時間グループが、前記第2のレイテンシ時間グループより短いレイテンシ時間を有するステップと、
メモリアドレス空間の少なくとも第1および第2の部分を識別するステップと、
前記アドレス空間の前記第1の部分を、前記第1のレイテンシ時間グループに割り当てられた少なくとも1つのメモリ装置にマップするステップと、
前記アドレス空間の前記第2の部分を、前記第2のレイテンシ時間グループに割り当てられた少なくとも1つのメモリ装置にマップするステップと、
を含む方法。
IPC (4件)：
G06F 12/06
, G06F 12/10
, G06F 12/00
, G06F 12/08
G06F12/06 522D
, G06F12/10 559
, G06F12/00 564D
, G06F12/00 597R
, G06F12/08 523B
5B005JJ12
, 5B005MM31
, 5B005UU41
, 5B060AA08
, 5B060MM03
