特許
J-GLOBAL ID：200903028153157143

半導体素子及びその製造方法

発明者：
金 是範

金 是範 について


出願人/特許権者：
株式会社ハイニックスセミコンダクター

株式会社ハイニックスセミコンダクター について


代理人 (1件)： 長谷 照一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-218465
公開番号（公開出願番号）：特開2003-168738
出願日： 2002年07月26日
公開日（公表日）： 2003年06月13日
要約：
【要約】【課題】 ダマシン工程を利用してキャパシタ及び金属配線を同一層レベルに形成する半導体素子及びその製造方法を提供する。【解決手段】 半導体素子の製造方法は、基板上のキャパシタ領域A及び金属配線領域Bに第2絶縁膜125を形成するステップと、金属配線領域Bの第2絶縁膜125内にデュアルダマシン工程により金属配線152を形成するステップと、キャパシタ領域Aの第2絶縁膜125内に金属配線152と同一層レベルにキャパシタ172を形成するステップとを含む。
請求項（抜粋）：
基板上のキャパシタ領域及び金属配線領域に絶縁膜を形成するステップと、前記金属配線領域の前記絶縁膜内にデュアルダマシン工程により金属配線を形成するステップと、前記キャパシタ領域の前記絶縁膜内に前記金属配線と同一層レベルにキャパシタを形成するステップとを含むことを特徴とする半導体素子の製造方法。
IPC (3件)：
H01L 21/822 ,  H01L 21/3205 ,  H01L 27/04
FI (3件)：
H01L 27/04 C ,  H01L 21/88 S ,  H01L 21/88 B
Fターム (75件)：
5F033HH07 ,  5F033HH11 ,  5F033HH19 ,  5F033HH21 ,  5F033HH27 ,  5F033HH30 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033HH36 ,  5F033JJ01 ,  5F033JJ21 ,  5F033JJ27 ,  5F033JJ30 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033JJ36 ,  5F033KK07 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033MM15 ,  5F033MM21 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP11 ,  5F033PP14 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ14 ,  5F033QQ19 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ75 ,  5F033QQ92 ,  5F033QQ94 ,  5F033RR01 ,  5F033RR03 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033RR11 ,  5F033RR23 ,  5F033RR24 ,  5F033RR25 ,  5F033SS12 ,  5F033SS15 ,  5F033SS22 ,  5F033TT01 ,  5F033VV10 ,  5F033XX00 ,  5F033XX01 ,  5F033XX10 ,  5F033XX24 ,  5F033XX27 ,  5F033XX28 ,  5F038AC04 ,  5F038AC05 ,  5F038AC10 ,  5F038EZ11 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM