特許
J-GLOBAL ID：200903028230352515
トレンチキャパシタの製造方法及び半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平10-114461
公開番号（公開出願番号）：特開平11-307737
出願日： 1998年04月24日
公開日（公表日）： 1999年11月05日
要約：
【要約】【課題】 ウェハー上にドープト多結晶シリコン膜をCVD法により形成しようとすると、成膜初期において多結晶シリコン膜中にP又はAsといった不純物が入りにくくなる。これにより、トレンチキャパシタのキャパシタ絶縁膜付近で不純物濃度が低下し、キャパシタ容量の低下やストレージ電極の配線抵抗の増加をいった問題が生じる。【解決手段】 本願発明は、P型半導体基板21に所定の深さを有するトレンチ24を形成する工程と、前記トレンチ24の側面の所定の位置からP型半導体基板に不純物を拡散させる工程と、前記トレンチ24の表面にキャパシタ絶縁膜23を被着させる工程と、CVD反応槽内に所定量の成膜材料ガスと所定量のドーパントガスとを流し込み、所定の時間が経過したら前記成膜材料ガスを増量することにより、P型半導体基板21の全面にドープト多結晶シリコン膜25を形成する工程とから構成されている。
請求項（抜粋）：
一導電型半導体基板に所定の深さを有するトレンチを形成する工程と、前記トレンチの側面の所定の位置から前記一導電型半導体基板に不純物を拡散させる工程と、少なくとも前記トレンチの表面に絶縁膜を被着させる工程と、CVD反応槽内に所定量の成膜材料ガスと所定量のドーパントガスとを流し込み、所定の時間が経過したら前記成膜材料ガスを増量することにより、前記一導電型半導体基板の全面に導電膜を形成する工程とを具備するトレンチキャパシタの製造方法。
IPC (2件)：
H01L 27/108
, H01L 21/8242
