特許
J-GLOBAL ID:200903028537108140

半導体装置

発明者:
出願人/特許権者:
代理人 (4件): 眞鍋 潔 ,  柏谷 昭司 ,  渡邊 弘一 ,  伊藤 壽郎
公報種別:公開公報
出願番号(国際出願番号):特願2003-020612
公開番号(公開出願番号):特開2004-235332
出願日: 2003年01月29日
公開日(公表日): 2004年08月19日
要約:
【課題】半導体装置に関し、従来の構成をそのまま利用して素子形成領域に1軸方向の圧縮応力を印加する。【解決手段】Si系半導体基体に設けた少なくともトランジスタを形成する素子形成領域の一対の互いに対向する辺の外周に設けた溝を面内の1軸方向に圧縮応力が印加される程度に熱酸化膜で完全に埋め込む。【選択図】 図1
請求項(抜粋):
Si系半導体基体に設けた少なくともトランジスタを形成する素子形成領域の一対の互いに対向する辺の外周に設けた溝を面内の1軸方向に圧縮応力が印加される程度に熱酸化膜で埋め込んだことを特徴とする半導体装置。
IPC (8件):
H01L29/78 ,  H01L21/331 ,  H01L21/76 ,  H01L21/8238 ,  H01L27/08 ,  H01L27/092 ,  H01L29/04 ,  H01L29/73
FI (8件):
H01L29/78 301Q ,  H01L27/08 331A ,  H01L29/04 ,  H01L29/78 301H ,  H01L21/76 M ,  H01L21/76 L ,  H01L27/08 321B ,  H01L29/72 Z
Fターム (45件):
5F003AZ01 ,  5F003BA27 ,  5F003BA96 ,  5F003BN01 ,  5F032AA18 ,  5F032AA25 ,  5F032AA26 ,  5F032AA45 ,  5F032AB03 ,  5F032BA02 ,  5F032BA03 ,  5F032BB01 ,  5F032CA03 ,  5F032CA17 ,  5F032DA22 ,  5F032DA43 ,  5F032DA53 ,  5F048AC01 ,  5F048AC03 ,  5F048AC05 ,  5F048AC07 ,  5F048BA01 ,  5F048BA10 ,  5F048BB04 ,  5F048BD06 ,  5F048BE03 ,  5F048BG01 ,  5F048BG12 ,  5F048BG13 ,  5F140AA01 ,  5F140AA23 ,  5F140AB03 ,  5F140AB07 ,  5F140AC28 ,  5F140AC36 ,  5F140BA01 ,  5F140BA05 ,  5F140BA20 ,  5F140BB01 ,  5F140BK13 ,  5F140BK20 ,  5F140CB01 ,  5F140CB04 ,  5F140CB10 ,  5F140CE06
引用特許:
審査官引用 (4件)
  • 半導体集積回路装置およびその製造方法
    公報種別:公開公報   出願番号:特願2001-169631   出願人:株式会社日立製作所
  • 半導体装置
    公報種別:公開公報   出願番号:特願2000-379786   出願人:株式会社日立製作所
  • 半導体装置
    公報種別:公開公報   出願番号:特願2002-002919   出願人:株式会社日立製作所
全件表示

前のページに戻る