特許
J-GLOBAL ID：200903028652628793
半導体装置及び半導体素子マウント用基体
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐々木 聖孝
公報種別：公開公報
出願番号（国際出願番号）：特願平8-026149
公開番号（公開出願番号）：特開平9-199625
出願日： 1996年01月19日
公開日（公表日）： 1997年07月31日
要約：
【要約】【構成】 ICチップマウント用のガラスエポキシ基板21の所定部分がその一方の面側から他方の面側に貫通して欠除せしめられて欠除部20を形成し、ICチップ3が欠除部20の領域内に位置した状態でICチップ3の回路形成面とは反対の裏面の一部が基板21に固定されていると共に、この固定状態でICチップ3の周囲に欠除部20の一部分20aが存在していて、この部分を介してICチップ3の裏面にもモールド樹脂7が被着されることにより、ICチップ3の表面及び裏面のモールド樹脂7と7aが互いに一体化されているパッドレスのプラスチックBGAパッケージ40。【効果】 クラックや反りが生じることを効果的に防止できるパッケージ、及びそれに使用するICチップマウント用基板を提供することができる。
請求項（抜粋）：
半導体素子マウント用基体の所定部分がその一方の面側から他方の面側に貫通して欠除せしめられて欠除部を形成し、半導体素子が前記欠除部の領域内に位置した状態で、前記半導体素子の回路形成面とは反対に位置する裏面の一部が前記マウント用基体に固定されていると共に、この固定状態で前記半導体素子の周囲に前記切除部の一部分が存在していて、この部分を介して前記半導体素子の裏面にもモールド材が被着されることにより、前記半導体素子の表面及び裏面のモールド材が互いに一体化されている半導体装置。
引用特許：
前のページに戻る
