特許
J-GLOBAL ID:200903028744497989
電界効果型トランジスタ
発明者:
出願人/特許権者:
代理人 (1件):
若林 忠 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-297473
公開番号(公開出願番号):特開平11-135795
出願日: 1997年10月29日
公開日(公表日): 1999年05月21日
要約:
【要約】【課題】 SOIMOSFETにおいて、基板浮遊効果の原因となる正孔の排除。実効的なチャネル幅を減らさず、ソース・ドレインについて対称なボディコンタクイト構造を提供。【解決手段】 酸化膜上1の半導体層2上に、ゲート絶縁膜3を介してゲート電極4を設け、ゲート電極の両側のソースドレイン領域5の下部、またはその横の低不純物濃度帯21に低濃度部を設け、さらに突起した延長領域7を設け、延長領域7中にp+ 領域8を設ける。低不純物濃度帯21に隣接するチャネル形成領域ではゲート酸化膜が厚く、不純物濃度が高い。
請求項(抜粋):
酸化膜上の半導体層上に、ゲート絶縁膜を介してゲート電極を設け、ゲート電極の両側の半導体層において、少なくともその上部は第一導電型の不純物が高濃度に導入されたソース/ドレイン領域をなし、ソース/ドレイン領域の下部の領域またはゲート電極を挟んでソース/ドレイン領域に隣接する領域が不純物を低い濃度に導入した領域をなし、該不純物濃度の低い領域から、ゲートとソース/ドレイン領域の境界に平行な方向に突起した、半導体よりなる延長領域が設けられ、延長領域において少なくとも一部に第二導電型不純物を高濃度に導入した領域がチャネルに隣接せずに設けられ、該第二導電型不純物を高濃度に導入した領域とソース/ドレイン領域の間には、延長領域の一部またはゲート電極を挟む該ソース/ドレイン領域に隣接する領域において、不純物濃度が低い領域が設けられていることを特徴とする電界効果型トランジスタ。
IPC (2件):
H01L 29/786
, H01L 21/336
FI (4件):
H01L 29/78 616 S
, H01L 29/78 617 S
, H01L 29/78 617 N
, H01L 29/78 626 Z
引用特許:
審査官引用 (17件)
-
特開昭62-104173
-
特開昭62-104173
-
特開平3-219645
-
特開昭57-027068
-
特開昭59-033878
-
特開昭63-215077
-
特開昭62-202559
-
特開昭62-271472
-
特開平3-094471
-
特開平1-122167
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願平7-074135
出願人:シャープ株式会社
-
特開昭51-147186
-
SOI型薄膜電界効果トランジスタ及びその製造方法
公報種別:公開公報
出願番号:特願平7-278753
出願人:日本電気株式会社
-
特開平4-034980
-
特開平4-142775
-
特開昭62-265764
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願平7-103500
出願人:株式会社日立製作所, 日立デバイスエンジニアリング株式会社
全件表示
前のページに戻る