半導体装置の製造方法及び半導体装置

発明者： , , , , , ,
出願人/特許権者：
代理人 (1件)：春日讓
公報種別：公開公報
出願番号（国際出願番号）：特願平11-228164
公開番号（公開出願番号）：特開2001-053139
出願日： 1999年08月12日
公開日（公表日）： 2001年02月23日
要約：

【要約】【課題】製造工程を簡略化し、かつ、ウエハ数十枚を一括で処理するような場合でもリセス量を低減でき、さらに溝上端部に大きな曲率を形成できる半導体装置の製造方法を実現する。【解決手段】シリコン基板1上に、パット酸化膜2、アモルファスシリコンまたは多結晶シリコン膜17、酸化防止膜3を堆積し、パターニングする((a)〜(f))。その後、パット酸化膜2を後退させ、シリコン基板1とアモルファスシリコンまたは多結晶シリコン膜17を等方性のエッチングにより除去し、溝を形成する((g))。その後、パット酸化膜2を後退し、高温酸化する((h)、(i))。これにより、溝上端部のシリコン基板1に、酸化工程を増やさなくても、トランジスタの電気的不良を生じさせない形状を形成することができる。

請求項（抜粋）：

半導体装置の製造方法において、(1)半導体基板の回路形成面にパット酸化膜を形成する工程と、(2)上記パット酸化膜の上にアモルファスシリコンもしくは多結晶シリコンを形成する工程と、(3)アモルファスシリコンもしくは多結晶シリコンの上に酸化防止膜を形成する工程と、(4)所望の位置の上記酸化防止膜、アモルファスシリコンもしくは多結晶シリコン、パット酸化膜を除去し、半導体基板表面を露出させる工程と、(5)上記パット酸化膜を後退させる工程と、(6)等方性エッチング法にて半導体基板と、アモルファスシリコンもしくは多結晶シリコンの一部を除去する工程と、(7)上記酸化防止膜をマスクとして、所定の深さの溝を形成する工程と、(8)上記パット酸化膜を後退させる工程と、(9)上記半導体基板に形成した溝部分を酸化する工程と、(10)上記酸化させた溝内部に埋め込み絶縁膜を埋め込む工程と、(11)上記酸化防止膜の上に形成された上記埋め込み絶縁膜を除去する工程と、(12)上記半導体基板の回路形成面の上に形成された上記酸化防止膜を除去する工程と、(13)上記半導体基板の回路形成面の上に形成されたアモルファスシリコンもしくは多結晶シリコンと上記パット酸化膜とを除去する工程と、を備えることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/76 , H01L 21/763

FI (2件)：

H01L 21/76 L , H01L 21/76 Q

Fターム (15件)：

5F032AA36 , 5F032AA44 , 5F032AA74 , 5F032AA77 , 5F032CA07 , 5F032CA17 , 5F032DA02 , 5F032DA07 , 5F032DA23 , 5F032DA24 , 5F032DA26 , 5F032DA27 , 5F032DA28 , 5F032DA33 , 5F032DA74

引用特許：

出願人引用 (5件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平11-212341 出願人：日本電気株式会社
半導体装置の製造方法及び装置
公報種別：公開公報出願番号：特願平11-153610 出願人：株式会社日立製作所
半導体装置の製造方法
公報種別：公開公報出願番号：特願平9-306239 出願人：富士通株式会社

全件表示

前のページに戻る