半導体装置の製造方法及び装置

発明者： , , , , , ,
出願人/特許権者：
代理人 (1件)：春日讓
公報種別：公開公報
出願番号（国際出願番号）：特願平11-153610
公開番号（公開出願番号）：特開2000-340558
出願日： 1999年06月01日
公開日（公表日）： 2000年12月08日
要約：

【要約】【課題】製造方法が簡略化されていながら、曲率を有する溝上端部を形成可能な半導体装置の製造方法を実現する。【解決手段】(d)にて酸化防止膜3、パット酸化膜2をドライエッチング等により除去し、(e)、(f)にてパット酸化膜2を後退させ等方性エッチング法を用いて露出したシリコン基板1を除去する。(g)にて酸化防止膜3をマスクとして基板1の表面の側壁が基板1に対して所定の角度を有する浅溝を形成する。次に(h)にてパット酸化膜2をエッチング除去して後退させる。その後、(i)にてドライ酸化雰囲気中で酸素濃度を希釈して基板1の表面を熱酸化し、溝部分に素子分離熱酸化膜5を形成する。これにより、溝上端部に曲率を持たせるための工程において、酸化工程を1回省略しながら、基板1の溝上端部をトランジスタの電気的不良を生じさせない形状とすることができる。

請求項（抜粋）：

半導体装置の製造方法において、(1)半導体基板の回路形成面にパット酸化膜を形成する工程と、(2)上記パット酸化膜の上に酸化防止膜を形成する工程と、(3)所望の位置の上記酸化防止膜、パット酸化膜を除去させ、半導体基板表面を露出させる工程と、(4)上記パット酸化膜を後退させる工程と、(5)等方性エッチング法にて半導体基板の露出面をエッチングする工程と、(6)上記酸化防止膜をマスクとして、所定の深さの溝を形成する工程と、(7)上記パット酸化膜を後退させる工程と、(8)上記半導体基板に形成した溝部分を酸化する工程と、(9)上記酸化させた溝内部に埋め込み絶縁膜を埋め込む工程と、(10)上記酸化防止膜の上に形成された上記埋め込み絶縁膜を除去する工程と、(11)上記半導体基板の回路形成面の上に形成された上記酸化防止膜を除去する工程と、(12)上記半導体基板の回路形成面の上に形成された上記パット酸化膜を除去する工程と、を備えることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/316 , H01L 21/76

FI (2件)：

H01L 21/94 A , H01L 21/76 L

Fターム (38件)：

4M108AA07 , 4M108AA09 , 4M108AB01 , 4M108AB05 , 4M108AB06 , 4M108AB09 , 4M108AB22 , 4M108AB24 , 4M108AB27 , 4M108AC01 , 4M108AC14 , 4M108AC39 , 4M108AC40 , 4M108AC43 , 4M108AC44 , 4M108BA03 , 4M108BA04 , 4M108BC03 , 4M108BD03 , 4M108BD08 , 4M108BD13 , 4M108BD17 , 5F032AA14 , 5F032AA32 , 5F032AA33 , 5F032AA36 , 5F032AA39 , 5F032AA44 , 5F032AA45 , 5F032AA66 , 5F032AA69 , 5F032DA02 , 5F032DA07 , 5F032DA21 , 5F032DA23 , 5F032DA24 , 5F032DA26 , 5F032DA58

引用特許：

出願人引用 (4件)

特開昭58-009333
半導体装置の製造方法
公報種別：公開公報出願番号：特願平9-296633 出願人：セイコーエプソン株式会社
特開平2-260660

全件表示

審査官引用 (4件)

特開昭58-009333
半導体装置の製造方法
公報種別：公開公報出願番号：特願平9-296633 出願人：セイコーエプソン株式会社
特開平2-260660

全件表示

前のページに戻る