特許
J-GLOBAL ID：200903028832437740

ジッタテスト回路、ジッタテスト回路を搭載した半導体装置およびジッタテスト方法

発明者：
坂本 真二

坂本 真二 について


出願人/特許権者：
NECマイクロシステム株式会社

NECマイクロシステム株式会社 について


代理人 (3件)： 机 昌彦 ,  谷澤 靖久 ,  河合 信明
公報種別：公開公報
出願番号（国際出願番号）：特願2002-243473
公開番号（公開出願番号）：特開2004-085236
出願日： 2002年08月23日
公開日（公表日）： 2004年03月18日
要約：
【課題】製造要因、使用環境に影響されずに正確にジッタ量を測定でき、ノイズに強いディジタル回路で構成されるジッタテスト回路を提供する。【解決手段】キャリブレーションフェーズではテスト制御回路12はウィンドウ信号生成回路11内における信号の遅延を制御してウィンドウ信号生成回路11の出力である比較用クロック信号DCLKの信号変化エッジと1周期分遅れたDCLKをもとに生成されたウィンドウ信号WSのウィンドウの中央とが一致するように調整する。ジッタの良否判定ではテスト制御回路12はウィンドウ信号生成回路11内における信号の遅延を制御してジッタ規格値にウィンドウ幅を設定し、比較回路13により比較用クロック信号DCLKの信号変化エッジがウィンドウ内にあるか否かを検出する。ウィンドウ内にない場合には不良と判定する。【選択図】 図2
請求項（抜粋）：
ハイレベルとローレベルとを交互に周期的に繰り返すタイミング信号のジッタを検出するジッタテスト回路において、 前記タイミング信号と遅延時間を基本遅延単位の個数として指定する遅延制御情報とを入力し、前記遅延制御情報に基づいて前記タイミング信号を第1の時間だけ遅延させて生成した比較用タイミング信号と前記タイミング信号を第2の時間遅延させた信号の立ち上がり点及び立ち下がり点に対して前後にそれぞれに第3の時間の幅で所定の信号レベルとなるウィンドウを設けたウィンドウ信号とを生成して出力するウィンドウ信号生成回路と、 前記比較用タイミング信号と前記ウィンドウ信号とを比較し前記比較用タイミング信号の立ち上がり点及び立ち下がり点が前記ウィンドウ内にあるか否かを検出し比較結果を出力する比較回路と、 動作モード指定を含むコマンドと前記比較結果とを入力して前記遅延制御情報の生成およびテスト動作の実行を制御し、キャリブレーションモードのときには前記第2の時間が前記第1の時間にジッタがない場合の前記タイミング信号の1周期を加えた時間と等しくなる遅延制御情報を探索し、良否判定モードのときには前記キャリブレーションモードで探索された遅延制御情報に基づいて前記第2の時間を設定し前記第3の時間をジッタ規格値に設定し前記比較回路からの比較結果により良否を判定するテスト制御回路とを備えることを特徴とするジッタテスト回路。
IPC (3件)：
G01R31/28 ,  G01R31/319 ,  H03L7/095
FI (3件)：
G01R31/28 V ,  G01R31/28 R ,  H03L7/08 B
Fターム (18件)：
2G132AA02 ,  2G132AC03 ,  2G132AD07 ,  2G132AG01 ,  2G132AG08 ,  2G132AH03 ,  2G132AK07 ,  2G132AK09 ,  2G132AK13 ,  2G132AK21 ,  2G132AL11 ,  5J106AA04 ,  5J106DD34 ,  5J106DD44 ,  5J106EE08 ,  5J106KK00 ,  5J106KK25 ,  5J106KK32
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (1件)
  • 信号検査回路
    公報種別：公開公報   出願番号：特願2000-259993   出願人：松下電器産業株式会社

前のページに戻る

TOP

BOTTOM