特許
J-GLOBAL ID：200903028870032967
MIS型トランジスタおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-144713
公開番号（公開出願番号）：特開平8-340104
出願日： 1995年06月12日
公開日（公表日）： 1996年12月24日
要約：
【要約】【目的】 MIS型トランジスタの閾値電圧Vthをゲート電極の仕事関数を通じて制御する際に、短チャネル効果による閾値電圧Vthの低下を補償する。【構成】 ゲート電極の長さ方向に、仕事関数の異なる導電材料パターンを直列に配する。導電材料Aとこれより仕事関数の大きい導電材料Bのいずれか一方のみでゲート電極を形成すると、いずれも閾値電圧Vthはゲート長Lg が十分に長い場合にはほぼ一定であるが、ゲート長Lg がある値以下に短くなると急激に低下する。しかし、導電材料Aからなる第1パターンの側壁面に導電材料Bからなるサイドウォール状の第2パターンを配して複合型のゲート電極を構成すると、閾値電圧Vthが急激に低下し始める時のゲート長Lg を短縮することができる。【効果】 MIS型トランジスタを一層、微細化,高性能化することができる。
請求項（抜粋）：
半導体基板の表面に形成されたゲート絶縁膜上に、ゲート長方向に仕事関数の分布を有するゲート電極が形成されてなるMIS型トランジスタ。
IPC (4件)：
H01L 29/78
, H01L 21/8238
, H01L 27/092
, H01L 21/336
H01L 29/78 301 G
, H01L 27/08 321 D
, H01L 29/78 301 L
