特許
J-GLOBAL ID:200903028917703733
半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置
発明者:
,
,
,
出願人/特許権者:
代理人 (5件):
小栗 昌平
, 本多 弘徳
, 市川 利光
, 高松 猛
, 濱田 百合子
公報種別:公開公報
出願番号(国際出願番号):特願2003-287790
公開番号(公開出願番号):特開2004-088102
出願日: 2003年08月06日
公開日(公表日): 2004年03月18日
要約:
【課題】高精度で信頼性の高い半導体装置を形成することのできる半導体装置用パターンの生成方法を提供する。【解決手段】半導体チップのレイアウトパターンを設計し配置するレイアウトパターン形成工程と、前記レイアウトパターンから当該マスクパターンの面積率を抽出する工程と、前記レイアウトパターンを構成する層のデザインルールに基づいていられる当該層のパターンの最適面積率を考慮して、前記レイアウトパターンに、ダミーパターンを付加配置するダミーパターン付加工程とを含み、当該層のパターンの面積率が最適面積率となるようにしたことを特徴とする。【選択図】図2
請求項(抜粋):
半導体チップのレイアウトパターンを設計し配置するレイアウトパターン形成工程と、前記レイアウトパターンの面積率を抽出する工程と、
前記レイアウトパターンを構成する層のデザインルールにもとづいて得られる当該層のパターンの最適面積率を考慮して、当該層の面積率が最適面積率となるように、前記レイアウトパターンにダミーパターンを付加配置するダミーパターン付加工程とを含むことを特徴とする半導体装置用パターン生成方法。
IPC (4件):
H01L21/82
, G06F17/50
, H01L21/822
, H01L27/04
FI (6件):
H01L21/82 W
, G06F17/50 658N
, H01L21/82 D
, H01L21/82 C
, H01L27/04 A
, H01L27/04 D
Fターム (26件):
5B046AA08
, 5B046BA06
, 5F038CA02
, 5F038CA07
, 5F038CA17
, 5F038CA18
, 5F038CD10
, 5F038CD14
, 5F038EZ11
, 5F038EZ15
, 5F038EZ20
, 5F064DD02
, 5F064DD03
, 5F064DD13
, 5F064DD24
, 5F064DD26
, 5F064EE02
, 5F064EE03
, 5F064EE06
, 5F064EE15
, 5F064EE19
, 5F064EE43
, 5F064EE52
, 5F064GG03
, 5F064GG10
, 5F064HH06
引用特許:
前のページに戻る