特許

J-GLOBAL ID：200903029198776185

半導体装置

発明者： 志波 和佳 ,  岡 保志
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2005-007822
公開番号（公開出願番号）：特開2006-196758
出願日： 2005年01月14日
公開日（公表日）： 2006年07月27日
要約：

【課題】 主要回路が形成された半導体チップに小容量の不揮発性メモリのセルをアレイ状に配置する。【解決手段】 不揮発性メモリを構成する複数の不揮発性メモリセルMCをアレイ状に配置し、各ビット毎にメモリセル選択用の選択MIS・FETQSを電気的に接続した。不揮発性メモリセルMCは、データ書き込み用のMIS・FETQWと、データ読み出し用のMIS・FETQRと、容量部Cとを有している。このMIS・FETQW,QRのゲート電極GW,GRおよび容量部Cの容量電極CEは、同じ浮遊ゲート電極FGの一部で構成されている。不揮発性メモリセルMCの制御ゲート電極は、容量電極CEが対向するnウエルNW1の一部で形成されている。【選択図】 図10

請求項（抜粋）：

第1主面およびその裏側の第2主面を有する半導体基板と、 前記半導体基板の第1主面に配置された主回路形成領域と、 前記半導体基板の第1主面に配置された不揮発性メモリ領域とを備え、 前記不揮発性メモリ領域には、 前記半導体基板の主面に形成された第1ウエルと、 前記半導体基板の主面に前記第1ウエルに対して沿うように配置され、前記第1ウエルに対して電気的に分離された状態で配置された第2ウエルと、 前記第1ウエルおよび前記第2ウエルの両方に平面的に重なるようにアレイ状に配置された複数の不揮発性メモリセルと、 前記複数の不揮発性メモリセルの各々を選択可能なように前記複数の不揮発性メモリセルの各々に電気的に接続された複数の選択用の電界効果トランジスタとを備え、 前記複数の不揮発性メモリセルの各々は、 前記第1ウエルおよび前記第2ウエルの両方に平面的に重なるように第1方向に延在して配置された浮遊ゲート電極と、 前記浮遊ゲート電極が前記第1ウエルに平面的に重なる第1位置に形成されたデータ書き込み用の電界効果トランジスタと、 前記浮遊ゲート電極が前記第1ウエルに平面的に重なる位置であって前記第1位置とは異なる第2位置に形成されたデータ読み出し用の電界効果トランジスタと、 前記第2ウエルにおいて前記浮遊ゲート電極が対向する部分に形成される制御ゲート電極とを有し、 前記データ書き込み用の電界効果トランジスタは、 前記浮遊ゲート電極の前記第1位置に形成される第1ゲート電極と、前記第1ゲート電極および前記半導体基板の間に形成される第1ゲート絶縁膜と、前記第1ウエル内において前記第1ゲート電極を挟み込む位置に形成される一対の半導体領域とを有し、 前記データ読み出し用の電界効果トランジスタは、 前記浮遊ゲート電極の前記第2位置に形成される第2ゲート電極と、前記第2ゲート電極および前記半導体基板の間に形成される第2ゲート絶縁膜と、前記第1ウエル内において前記第2ゲート電極を挟み込む位置に形成された一対の半導体領域とを有することを特徴とする半導体装置。

IPC (7件)：

H01L 21/824 ,  H01L 27/115 ,  G11C 29/04 ,  H01L 27/10 ,  H01L 29/792 ,  H01L 29/788 ,  G11C 16/04

FI (7件)：

H01L27/10 434 ,  G11C29/00 603J ,  H01L27/10 461 ,  H01L29/78 371 ,  G11C17/00 623Z ,  G11C17/00 621B ,  G11C17/00 621C

Fターム (34件)：

5B125BA01 ,  5B125BA09 ,  5B125CA06 ,  5B125DE10 ,  5B125EB01 ,  5B125EB07 ,  5B125FA07 ,  5F083EP03 ,  5F083EP13 ,  5F083EP22 ,  5F083EP33 ,  5F083EP63 ,  5F083EP68 ,  5F083ER02 ,  5F083ER19 ,  5F083ER30 ,  5F083GA16 ,  5F083GA17 ,  5F083KA13 ,  5F083NA01 ,  5F083ZA12 ,  5F101BA02 ,  5F101BA12 ,  5F101BB06 ,  5F101BC11 ,  5F101BD02 ,  5F101BD22 ,  5F101BD23 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BG07 ,  5L106AA10 ,  5L106CC09

引用特許：

出願人引用 (2件)

• EEPROMデバイス
  公報種別：公開公報   出願番号：特願2000-380060   出願人：テキサスインスツルメンツインコーポレイテツド
• 半導体集積回路
  公報種別：公開公報   出願番号：特願2000-071079   出願人：株式会社日立製作所

審査官引用 (5件)

• 半導体集積回路装置の製造方法
  公報種別：公開公報   出願番号：特願2002-121549   出願人：株式会社日立製作所
• 半導体集積回路
  公報種別：公開公報   出願番号：特願2000-071079   出願人：株式会社日立製作所
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2002-369463   出願人：富士通株式会社
• 不揮発性半導体記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願平7-084859   出願人：株式会社東芝
• 半導体装置
  公報種別：公開公報   出願番号：特願2002-325649   出願人：株式会社リコー