特許
J-GLOBAL ID:200903029588128710

半導体装置およびICカード

発明者:
出願人/特許権者:
代理人 (1件): 筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2005-178133
公開番号(公開出願番号):特開2006-012159
出願日: 2005年06月17日
公開日(公表日): 2006年01月12日
要約:
【課題】 半導体装置に記憶された情報のセキュリティ性を向上させる。【解決手段】 半導体チップ3の集積回路に駆動電圧を供給する電源電圧供給用の配線5A,5Bを、半導体チップ3の主面を覆うように配置し、半導体チップ3に記憶された情報を解析するために配線5A,5Bを除去してしまうと集積回路が動作せず、情報解析ができないような構成とした。また、配線5A,5Bの加工を検出する加工検出回路を設ける。加工検出回路が配線5A,5Bの加工を検出すると、集積回路にリセットをかけるように構成する。これにより、半導体装置に記憶された情報のセキュリティ性を向上させることができる。【選択図】 図4
請求項(抜粋):
以下の構成を有することを特徴とする半導体装置; (a)半導体チップの主面に形成され、情報の記憶に寄与する第1の素子、 (b)前記半導体チップの主面上に配置され、複数の第2の領域にそれぞれ分けられた第1の領域、 (c)前記第1の領域に形成された所望の信号配線、 (d)前記所望の信号配線の上層の前記複数の第2の領域にそれぞれ配置され、かつ、それぞれの形状が異なるように形成された第1の配線が切断されると、それを検出して第1の素子の情報解析を不可能とする検出回路。
IPC (5件):
G06F 21/06 ,  G06K 19/073 ,  H01L 21/82 ,  H01L 21/822 ,  H01L 27/04
FI (6件):
G06F12/14 560E ,  G06K19/00 P ,  H01L21/82 L ,  H01L27/04 U ,  H01L27/04 D ,  H01L27/04 F
Fターム (27件):
5B017AA03 ,  5B017BA08 ,  5B017BB03 ,  5B017CA11 ,  5B017CA14 ,  5B035AA15 ,  5B035CA08 ,  5B035CA33 ,  5B035CA38 ,  5F038CA03 ,  5F038CD02 ,  5F038DF01 ,  5F038DF04 ,  5F038DF05 ,  5F038DF10 ,  5F038DF11 ,  5F038DF12 ,  5F038EZ08 ,  5F064BB33 ,  5F064BB40 ,  5F064CC12 ,  5F064EE15 ,  5F064EE17 ,  5F064EE19 ,  5F064EE23 ,  5F064EE26 ,  5F064EE52
引用特許:
出願人引用 (1件)
  • 集積半導体装置
    公報種別:公開公報   出願番号:特願平9-312251   出願人:株式会社トーキン
審査官引用 (5件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願平11-196575   出願人:沖電気工業株式会社
  • 半導体集積回路
    公報種別:公開公報   出願番号:特願平9-075241   出願人:日本電信電話株式会社
  • 特開平3-105538
全件表示

前のページに戻る