特許

J-GLOBAL ID：200903029673639821

相変化メモリ装置及びそのライティング方法

発明者： 崔炳吉 ,  郭忠根 ,  金杜応 ,  趙柏衡
出願人/特許権者： 三星電子株式会社
代理人 (4件)： 大塚 康徳 ,  高柳 司郎 ,  大塚 康弘 ,  木村 秀二
公報種別：公開公報
出願番号（国際出願番号）：特願2005-029813
公開番号（公開出願番号）：特開2005-222687
出願日： 2005年02月04日
公開日（公表日）： 2005年08月18日
要約：

【課題】 メモリセルのオーバープログラミングを防止して、メモリセルのプログラミング時の消費電力を減少させること。【解決手段】 相変化セルメモリ装置は、複数の相変化メモリセル、アドレス回路、ライトドライバ、及びライトドライバ制御回路を含む。前記各相変化メモリセルは非晶質状態と結晶状態との間でプログラム可能な物質を含む。前記アドレス回路は少なくとも一つのメモリセルを選択し、前記ライトドライバはリセットパルス電流を発生してアドレス回路により選択されたメモリセルを非晶質状態にプログラムし、また、セットパルス電流を発生してアドレス回路により選択されたメモリセルを結晶状態にプログラムする。前記ライトドライバ制御回路はアドレス回路により選択されたライトドライバとメモリセルとの間の負荷に応じて少なくとも一つのリセットとセットパルス電流の少なくとも一つのパルス幅とパルスカウントを変化させる。【選択図】 図1

請求項（抜粋）：

非晶質状態と結晶状態との間でプログラム可能な物質を含んだ複数の相変化メモリセルと、 前記複数の相変化メモリセルの少なくとも一つを選択するアドレス回路と、 リセットパルス電流を発生して前記アドレス回路により選択されたメモリセルを非晶質状態にプログラムし、セットパルス電流を発生して前記アドレス回路により選択されたメモリセルを結晶状態にプログラムするライトドライバと、 前記アドレス回路に連結され、前記アドレス回路により選択されたライトドライバとメモリセルとの間の負荷に応じて前記リセットパルス電流及び前記セットパルス電流の少なくとも一つのパルス幅及びパルスカウントの少なくとも一つを変化させるライトドライバ制御回路と、 を備えることを特徴とする相変化セルメモリ装置。

IPC (1件)：

G11C13/00

FI (1件)：

G11C13/00 A

引用特許：

審査官引用 (3件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2001-303709   出願人：富士通株式会社
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願2002-268315   出願人：富士通株式会社
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願2002-323064   出願人：シャープ株式会社