不揮発性半導体記憶装置

発明者：
出願人/特許権者：
代理人 (3件)：山本秀策 , 安村高明 , 大塩竹志
公報種別：公開公報
出願番号（国際出願番号）：特願2002-323064
公開番号（公開出願番号）：特開2004-158119
出願日： 2002年11月06日
公開日（公表日）： 2004年06月03日
要約：

【課題】メモリセルの各記憶状態のばらつきを抑制する。【解決手段】複数のメモリセルM11〜M1j、・・・がマトリクス状に配置され、複数のソース線S1、・・・が行方向に配列されると共に複数のビット線Bit1〜Bitjが列方向に配列され、行方向に並ぶ複数のメモリセルの各ソースが共通のソース線に接続され、列方向に並ぶ複数のメモリセルの各ドレインが共通のビット線に接続された不揮発性半導体記憶装置において、ソース線の端部およびビット線の端部に、メモリセル位置によって異なるソース線抵抗差を緩和するように抵抗調整する調整回路2を設ける。この調整回路2は、抵抗分割またはスイッチ用トランジスタのゲート電圧制御によりメモリセル位置に対応した所望の抵抗値が得られる。【選択図】図1

請求項（抜粋）：

複数のメモリセルがマトリクス状に配置され、複数のソース線が各行方向に配列されると共に複数のビット線が各列方向に配列され、行方向に並ぶ複数のメモリセルの各ソースが共通のソース線に接続され、列方向に並ぶ複数のメモリセルの各ドレインが共通のビット線に接続され、入力アドレス情報に応じてメモリセルが選択されて該ビット線を介してメモリ動作が行われる不揮発性半導体記憶装置において、該ソース線の終端部側および該ビット線の始端部側の少なくとも何れかに、メモリセル位置によって異なるソース線抵抗差およびビット線抵抗差のうち少なくともソース線抵抗差を緩和するように抵抗調整する抵抗調整回路を設けた不揮発性半導体記憶装置。

IPC (1件)：

G11C11/15

FI (1件)：

G11C11/15 110

引用特許：

審査官引用 (8件)

特開昭64-033794
特許第6473332号
不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平9-272734 出願人：ソニー株式会社

全件表示

引用文献：

審査官引用 (2件)

前のページに戻る