特許
J-GLOBAL ID:200903029764840422

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 高田 守 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-095222
公開番号(公開出願番号):特開平8-288299
出願日: 1995年04月20日
公開日(公表日): 1996年11月01日
要約:
【要約】【目的】 真性ベース領域端部への電界集中を抑制して信頼性の高い高速バイポーラトランジスタを得る。【構成】 エピタキシャル層4表面に形成される凹部20の深さを0.1μmを越えない様にして、凹部20真下に形成される真性ベース領域12と上記凹部外側に形成される外部ベース領域11との接合部近傍の真性ベース領域12端部への電界集中を抑制する。
請求項(抜粋):
半導体基板に、第1導電型のコレクタ埋め込み層と、このコレクタ埋め込み層上に形成された第1導電型のエピタキシャル層と、このエピタキシャル層表面に形成された凹部と、この凹部の真下の上記エピタキシャル層表面に形成された第2導電型の真性ベース領域と、この真性ベース領域に隣接して上記凹部外側の上記エピタキシャル層表面に形成された第2導電型の外部ベース領域と、上記真性ベース領域中央部表面に形成された第1導電型のエミッタ領域とを有し、上記エピタキシャル層表面に形成された上記凹部の深さが0.1μmを越えないことを特徴とする半導体装置。
IPC (2件):
H01L 21/331 ,  H01L 29/73
引用特許:
審査官引用 (11件)
全件表示

前のページに戻る