特許

J-GLOBAL ID：200903029803380329

半導体メモリ集積回路

発明者： 芳賀 亮
出願人/特許権者： 株式会社東芝
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2000-174340
公開番号（公開出願番号）：特開2001-351395
出願日： 2000年06月09日
公開日（公表日）： 2001年12月21日
要約：

【要約】【課題】 ヒューズデータの確実な検証を可能とした半導体集積回路を提供する。【解決手段】 DRAMセルアレイ11のデータ線DQはデータ線センスアンプ12を介してI/O端子に接続される。回路情報を記憶するヒューズ回路13のヒューズデータは、電源投入時に第1のラッチ回路14に保持され、その後クロックにより第2のラッチ回路15に転送される。第2のラッチ回路15のヒューズデータを読み出すための読み出し回路16が設けられ、テスト端子にヒューズデータを読み出してチェックすることを可能としている。

請求項（抜粋）：

メモリ回路と、回路情報を記憶するためのヒューズ回路と、このヒューズ回路に書き込まれたヒューズデータが電源投入時に読み出されて保持される第1のラッチ回路と、この第1のラッチ回路に保持されたヒューズデータが転送されて保持される第2のラッチ回路と、この第2のラッチ回路に保持されたヒューズデータを読み出すヒューズデータ読み出し回路とを有することを特徴とする半導体メモリ集積回路。

IPC (3件)：

G11C 29/00 603 ,  G01R 31/28 ,  G11C 11/401

FI (3件)：

G11C 29/00 603 K ,  G01R 31/28 B ,  G11C 11/34 371 D

Fターム (18件)：

2G032AA07 ,  2G032AE10 ,  2G032AG02 ,  5B024AA03 ,  5B024BA18 ,  5B024CA01 ,  5B024CA07 ,  5B024CA17 ,  5L106AA01 ,  5L106AA15 ,  5L106CC04 ,  5L106CC12 ,  5L106CC13 ,  5L106CC17 ,  5L106DD11 ,  5L106EE07 ,  5L106GG02 ,  5L106GG05

引用特許：

審査官引用 (4件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平9-182134   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
• スキャン・チェーン中に可溶性リンクを用いる集積回路メモリ
  公報種別：公開公報   出願番号：特願平9-113445   出願人：モトローラ・インコーポレイテッド
• 半導体装置
  公報種別：公開公報   出願番号：特願平10-043994   出願人：富士通株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平10-050775   出願人：株式会社東芝