特許
J-GLOBAL ID:200903029824122737
半導体装置とその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
松隈 秀盛
公報種別:公開公報
出願番号(国際出願番号):特願平11-116676
公開番号(公開出願番号):特開2000-307146
出願日: 1999年04月23日
公開日(公表日): 2000年11月02日
要約:
【要約】【課題】 多層配線導電層を有する半導体装置において、その上層配線導電層の被着面の良好な平坦化の阻害を解決する。【解決手段】 半導体基体1上に、下層の第1の配線導電層21が形成され、この第1の配線導電層21を覆って第1の絶縁層31が形成され、この第1の絶縁層31上に、第1の絶縁層31の表面に生じた段部34の側面に有機絶縁層33が形成されて平坦化がなされ、更にこの上に第2の絶縁層32が形成された構成を有し、この第2の絶縁層32上に、第2の配線導電層22が形成されて成る半導体装置であって、その第1の配線導電層21にスリットが形成された構成とし、このスリット間を、第2の配線導電層22によって、電気的に連結する構成とすることによって、第1の配線導電層21のパターンが、半導体基体1の表面のある部分に対し、有機絶縁層の塗布における流延を阻害する不都合を回避する。
請求項(抜粋):
半導体基体上に、第1の配線導電層が形成され、該第1の配線導電層を覆って第1の絶縁層が形成され、該第1の絶縁層上に、該第1の絶縁層の表面に発生した段部の側面に有機絶縁層が形成されて平坦化がなされ、該有機絶縁層上に第2の絶縁層が形成され、該第2の絶縁層上に、第2の配線導電層が形成されて成る半導体装置であって、上記第1の配線導電層にスリットが形成され、該スリット間が、上記第2の配線導電層によって、電気的に連結して成ることを特徴とする半導体装置。
IPC (3件):
H01L 31/10
, H01L 21/3205
, H01L 21/768
FI (3件):
H01L 31/10 H
, H01L 21/88 N
, H01L 21/90 M
Fターム (28件):
5F033HH08
, 5F033JJ01
, 5F033JJ08
, 5F033KK09
, 5F033MM22
, 5F033NN13
, 5F033PP15
, 5F033PP19
, 5F033QQ32
, 5F033RR04
, 5F033RR25
, 5F033SS04
, 5F033SS12
, 5F033SS15
, 5F033SS21
, 5F033TT02
, 5F033TT06
, 5F033VV00
, 5F033XX02
, 5F049MA02
, 5F049NA08
, 5F049PA14
, 5F049PA15
, 5F049RA06
, 5F049SE09
, 5F049SE12
, 5F049SE20
, 5F049SS02
引用特許:
前のページに戻る