特許
J-GLOBAL ID:200903029845207600

半導体装置および半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (7件): 志賀 正武 ,  高橋 詔男 ,  渡邊 隆 ,  青山 正和 ,  鈴木 三義 ,  西 和哉 ,  村山 靖彦
公報種別:公開公報
出願番号(国際出願番号):特願2005-011362
公開番号(公開出願番号):特開2006-202883
出願日: 2005年01月19日
公開日(公表日): 2006年08月03日
要約:
【課題】 黒鉛の析出を低減でき、かつ、SiC基板とオーミック電極との接触抵抗を充分に低減することができる半導体装置および半導体装置の製造方法を提供する。【解決手段】 SiC基板1と、SiC基板1にオーミック接触しているオーミック電極2とを有する半導体装置10であって、オーミック電極2が、SiC基板1上に配置されているシリサイド(NiSi)2eと、シリサイド2e上に配置されている第1のNi層2aと、第1のNi層2a上に配置されているTi層2bと、Ti層2b上に配置されておりNi2d1とSi2d2とを含んでなるNi/Si層2dと、Ni/Si層2d上に配置されている第2のNi層2cとを有してなることを特徴とする。【選択図】 図1
請求項(抜粋):
SiC基板と、前記SiC基板にオーミック接触しているオーミック電極とを有する半導体装置であって、 前記オーミック電極は、 前記SiC基板上に配置されているNiSiと、 前記NiSi上に配置されている第1のNi層と、 前記第1のNi層上に配置されているTi層と、 前記Ti層上に配置されており、NiとSiとを含んでなるNi/Si層と、 前記Ni/Si層上に配置されている第2のNi層とを有してなることを特徴とする半導体装置。
IPC (3件):
H01L 21/28 ,  H01L 29/872 ,  H01L 29/47
FI (2件):
H01L21/28 301B ,  H01L29/48 D
Fターム (22件):
4M104AA03 ,  4M104BB21 ,  4M104BB38 ,  4M104DD22 ,  4M104DD36 ,  4M104DD37 ,  4M104DD43 ,  4M104DD51 ,  4M104DD52 ,  4M104DD53 ,  4M104DD78 ,  4M104DD84 ,  4M104FF13 ,  4M104FF16 ,  4M104GG02 ,  4M104GG03 ,  4M104GG06 ,  4M104GG07 ,  4M104GG09 ,  4M104GG11 ,  4M104GG12 ,  4M104HH15
引用特許:
出願人引用 (3件) 審査官引用 (2件)
引用文献:
審査官引用 (1件)
  • RESEARCH AND DEVELOPMENT OF A SIC STATIC INDUCTION TRANSISTOR

前のページに戻る