マルチレベル非揮発性データ記憶

発明者： ,
出願人/特許権者：
代理人 (1件)：黒川弘朗
公報種別：公表公報
出願番号（国際出願番号）：特願平9-509467
公開番号（公開出願番号）：特表平11-511288
出願日： 1996年08月14日
公開日（公表日）： 1999年09月28日
要約：

【要約】マルチレベルNANDアーキテクチャ非揮発性メモリ・デバイスは、一定の電流レベルと比較し、同時に、読取りまたはプログラム中のセル上のゲート電圧を選択的に調整することによって、各メモリ・セルが複数のデータ・ビットを記憶するメモリ・セルを読取りプログラムする。それぞれ、各マルチレベルプログラミングに対応するようにプログラムされた、複数の読取り参照セルおよび書込み参照セルが設けられ、メモリ・セルの読取り時には、読取り参照セルが一定の電流レベルを与え、メモリ・セルへの書込み時には、書込み参照セルが一定の電流レベルを与える。さらに、読取り動作時に、対応する書込み参照セルが読取り参照セルに結合され、メモリ・セルの読取りに関連する読取り時間が測定される。

請求項（抜粋）：

それぞれ、複数の2データ・ビット以上を記憶するように構成された、マルチレベル非揮発性単一トランジスタ・セルのメモリ・アレイであって、 (a)各群が複数のメモリ・セルを備え、各メモリ・セルは、制御ゲートと、浮動ゲートと、ソースとドレーンとの間に形成されたチャネルとを有し、各群のメモリセルがそれぞれのチャネルを直列に結合した複数の群と、 (b)2つの選択トランジスタが各群を選択するように結合された複数の選択トランジスタと、 (c)N個のしきい値電圧のそれぞれがデータ・ビットの所定の集合を表し、それぞれの浮動ゲートに所定の電荷を蓄積することによって、各メモリ・セルをN個のゲート電圧のうちの1つに応じて選択的に所定の電流レベルにプログラムするプログラミング回路とを備えることを特徴とするメモリ・アレイ。

IPC (3件)：

G11C 16/02 , G11C 11/56 , G11C 16/06

FI (3件)：

G11C 17/00 641 , G11C 11/56 , G11C 17/00 633 D

引用特許：

審査官引用 (4件)

特表平4-507320
マスクROM
公報種別：公開公報出願番号：特願平5-323977 出願人：川崎製鉄株式会社
不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平5-234767 出願人：株式会社東芝

全件表示

前のページに戻る