特許
J-GLOBAL ID：200903029944837659

III-V族化合物半導体発光素子の製造方法

発明者：
下山 謙司

下山 謙司 について

, 
清見 和正

清見 和正 について

, 
佐藤 義人

佐藤 義人 について

, 
後藤 秀樹

後藤 秀樹 について


出願人/特許権者：
三菱化学株式会社

三菱化学株式会社 について


代理人 (1件)： 長谷川 曉司
公報種別：公開公報
出願番号（国際出願番号）：特願平7-079053
公開番号（公開出願番号）：特開平8-279653
出願日： 1995年04月04日
公開日（公表日）： 1996年10月22日
要約：
【要約】 (修正有)【目的】 リッジ底辺の幅Wおよび残し膜厚dを高寸法精度で形成でき、さらにリッジの側壁にも電流ブロック層が成長するとともに、ボイドの発生も抑制可能なIII-V族化合物半導体の製造方法を提供する。【構成】 リッジと、リッジを挟んで形成された電流ブロック層110とを有し、かつリッジの側壁に、Al混晶比が前記リッジの両側の底面を形成する層のAl混晶比よりも大きい層を含むIII -V族化合物半導体発光素子を製造するにあたり、電流ブロック層を650°C以下の条件でかつ気相成長法により成長させるIII-V族化合物半導体の製造方法。
請求項（抜粋）：
基板上に、第1導電型を有する少なくとも1層からなる第1クラッドと、活性層と、該活性層に隣接する、第2導電型を有する少なくとも1層から構成され、リッジを有する第2クラッドと、このリッジを挟んで形成された電流ブロック層とを有し、かつ前記リッジの側壁に、Al混晶比が前記リッジの両側の底面を形成する層のAl混晶比よりも大きい層を含むIII -V族化合物半導体発光素子の製造方法において、前記電流ブロック層を650°C以下で気相成長法により成長させることを特徴とするIII-V族化合物半導体発光素子の製造方法。
IPC (2件)：
H01S 3/18 ,  H01L 33/00
FI (2件)：
H01S 3/18 ,  H01L 33/00 A
引用特許：
審査官引用 (20件)
  • 特開平2-067778
  • 特開平4-133315
  • 特開平4-133315
全件表示

前のページに戻る

TOP

BOTTOM