特許
J-GLOBAL ID:200903029973953315
液晶表示装置用薄膜トランジスタ基板及びその修理方法
発明者:
出願人/特許権者:
代理人 (1件):
小野 由己男 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-049953
公開番号(公開出願番号):特開2001-337349
出願日: 2001年02月26日
公開日(公表日): 2001年12月07日
要約:
【要約】【課題】 開口率を確保することができる液晶表示装置用薄膜トランジスタ基板及びその製造方法を提供する。【解決手段】 絶縁基板、絶縁基板の上に多数に分離されて形成され、マトリックス状の画素に開口部を有する網状のブラックマトリックス、ブラックマトリックスを覆う絶縁膜、絶縁膜上部に形成されており、横方向にのびているゲート線及びゲート線に連結されているゲート電極を含むゲート配線、絶縁膜上部に形成されてゲート配線を覆っているゲート絶縁膜、ゲート絶縁膜上部に形成されている半導体層、半導体層上部に形成されている抵抗性接触層、互いに分離されて抵抗性接触層上部に形成されているソース及びドレーン電極とソース電極と連結されていてゲート線と交差して画素を定義するデータ線を含むデータ配線、データ配線を覆っている保護膜、ドレーン電極と電気的に連結されている画素電極を含む。
請求項(抜粋):
絶縁基板、前記絶縁基板の上に多数に分離されて形成されており、マトリックス状の画素に開口部を有するとともに網状に形成されているブラックマトリックス、前記ブラックマトリックスを覆う絶縁膜、前記絶縁膜上部に形成されており、横方向にのびているゲート線及び前記ゲート線に連結されているゲート電極を含むゲート配線、前記絶縁膜上部に形成されて前記ゲート配線を覆っているゲート絶縁膜、前記ゲート絶縁膜上部に形成されている半導体層、前記半導体層上部に形成されている抵抗性接触層、互いに分離されて前記抵抗性接触層上部に形成されているソース及びドレーン電極と前記ソース電極と連結されていて前記ゲート線と交差して前記画素を定義するデータ線を含むデータ配線、前記データ配線を覆っている保護膜、前記ドレーン電極と電気的に連結されている画素電極を含む液晶表示装置用薄膜トランジスタ基板。
IPC (2件):
G02F 1/1368
, G02F 1/1335
FI (2件):
G02F 1/1368
, G02F 1/1335
Fターム (12件):
2H091FA35Y
, 2H091GA13
, 2H091LA03
, 2H091LA09
, 2H091LA30
, 2H092JA24
, 2H092JA46
, 2H092JB52
, 2H092JB73
, 2H092NA07
, 2H092NA30
, 2H092PA09
引用特許:
審査官引用 (5件)
-
液晶表示装置
公報種別:公開公報
出願番号:特願平7-259579
出願人:カシオ計算機株式会社
-
アクティブマトリクス基板およびその製造方法
公報種別:公開公報
出願番号:特願平8-031788
出願人:松下電器産業株式会社
-
液晶表示装置
公報種別:公開公報
出願番号:特願平10-185836
出願人:富士通株式会社
-
特開平2-254419
-
液晶装置及び電子機器
公報種別:公開公報
出願番号:特願平10-176242
出願人:セイコーエプソン株式会社
全件表示
前のページに戻る