SOI型半導体装置及びその形成方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：志賀正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-096937
公開番号（公開出願番号）：特開2002-334996
出願日： 2002年03月29日
公開日（公表日）： 2002年11月22日
要約：

【要約】【課題】 SOI型半導体装置及びその形成方法を提供する。【解決手段】本発明装置は、下部シリコン層、埋没酸化層、SOI層からなるSOI型基盤に形成される。素子分離膜と埋没酸化層により隔離されながらSOI層からなったボディーにMOS型電界トランジスタ形成のためのソース/ドレイン領域が形成されて成される素子領域と素子分離膜により素子領域と分離され、不純物でドーピングされたSOI層からなったボディーで成される接地領域を備える。接地領域と素子領域との間の素子分離膜が形成された領域の一部である連結部で素子分離膜底面が埋没酸化層と離れて素子領域のボディーと接地領域のボディーがSOI層を通じて電気的に連結され、SOI層下部にはシリコンゲルマニウム層を備え連結部で素子領域のボディーと接地領域のボディーを連結するSOI層にシリコンゲルマニウム層の一部が存在するようになる。

請求項（抜粋）：

下部シリコン層、埋没酸化層、SOI層からなるSOI型基板において、素子分離ボディーと前記埋没酸化層により隔離され、前記SOI層の内に少なくとも一つの素子を形成するよう提供されたソース/ドレイン領域を含む素子領域、前記素子分離ボディーにより、前記素子領域から離れた接地領域、及び前記SOI層の内に形成されて、前記素子分離ボディーの下部で前記素子領域と前記接地領域を連結するよう延長された連結領域を備えるシリコンゲルマニウム層を備えるシリコンゲルマニウム層、を含むことを特徴とするSOI型半導体装置。

IPC (3件)：

H01L 29/786 , H01L 21/762 , H01L 27/08 331

FI (4件)：

H01L 27/08 331 E , H01L 29/78 626 B , H01L 29/78 618 E , H01L 21/76 D

Fターム (50件)：

5F032AA06 , 5F032AA35 , 5F032AA45 , 5F032AA77 , 5F032BA03 , 5F032BA05 , 5F032BB06 , 5F032CA17 , 5F032DA02 , 5F032DA22 , 5F032DA71 , 5F032DA78 , 5F048AA04 , 5F048AC03 , 5F048AC04 , 5F048BA14 , 5F048BA16 , 5F048BB05 , 5F048BC06 , 5F048BD04 , 5F048BE09 , 5F048BF17 , 5F048BG05 , 5F048BG14 , 5F110AA15 , 5F110BB04 , 5F110CC02 , 5F110DD05 , 5F110EE05 , 5F110EE09 , 5F110EE14 , 5F110EE32 , 5F110FF02 , 5F110FF23 , 5F110GG01 , 5F110GG02 , 5F110GG07 , 5F110GG12 , 5F110GG19 , 5F110GG32 , 5F110GG34 , 5F110GG60 , 5F110HJ04 , 5F110HJ13 , 5F110HM15 , 5F110NN62 , 5F110NN65 , 5F110NN80 , 5F110QQ17 , 5F110QQ19

引用特許：

審査官引用 (3件)

半導体装置
公報種別：公開公報出願番号：特願平9-248410 出願人：株式会社東芝
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平9-061202 出願人：株式会社東芝
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平4-000324 出願人：株式会社東芝

前のページに戻る