特許
J-GLOBAL ID:200903030174740633

半導体装置及び表示装置

発明者:
出願人/特許権者:
代理人 (1件): 吉田 研二 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-279802
公開番号(公開出願番号):特開2002-175029
出願日: 2001年09月14日
公開日(公表日): 2002年06月21日
要約:
【要約】【課題】 複数の有機EL素子への供給電流ばらつきを低減する。【解決手段】 有機EL素子50と電源ラインVLとの間に、電源ラインVLから供給する電流量を制御する素子駆動用TFT20を備え、TFT20のチャネル長方向を、画素の長手方向、又はTFT20を制御するスイッチング用TFT10にデータ信号を供給するデータラインDLの延在方向、又はTFT20の能動層16を多結晶化するためのレーザアニールの走査方向に平行な方向に配置する。さらに電源ラインVLとTFT20の間にTFT20と逆特性の補償用TFT30を備えていても良い。
請求項(抜粋):
ゲート信号をゲートに受けて動作し、データ信号を取り込むスイッチング用薄膜トランジスタと、駆動電源と被駆動素子との間に設けられ、前記スイッチング用薄膜トランジスタから供給されるデータ信号に応じ、前記駆動電源から前記被駆動素子に供給する電力を制御する素子駆動用薄膜トランジスタと、を有し、さらに、前記駆動電源と前記素子駆動用薄膜トランジスタとの間には、前記素子駆動用薄膜トランジスタと逆導電特性の補償用薄膜トランジスタが設けられていることを特徴とする半導体装置。
IPC (6件):
G09F 9/30 365 ,  H01L 21/20 ,  H01L 21/336 ,  H01L 27/08 331 ,  H01L 29/786 ,  H05B 33/14
FI (7件):
G09F 9/30 365 Z ,  H01L 21/20 ,  H01L 27/08 331 E ,  H05B 33/14 A ,  H01L 29/78 614 ,  H01L 29/78 612 D ,  H01L 29/78 627 G
Fターム (47件):
3K007AB00 ,  3K007AB02 ,  3K007BA06 ,  3K007CB01 ,  3K007DA00 ,  3K007DB03 ,  3K007EB00 ,  3K007FA01 ,  5C094AA03 ,  5C094AA25 ,  5C094AA53 ,  5C094AA55 ,  5C094BA03 ,  5C094BA29 ,  5C094CA19 ,  5C094EA04 ,  5C094EA07 ,  5F048AC04 ,  5F048BA16 ,  5F048BB09 ,  5F048BE08 ,  5F048BF02 ,  5F048BF12 ,  5F048BF16 ,  5F048BG07 ,  5F052AA02 ,  5F052BA01 ,  5F052BA07 ,  5F052DA02 ,  5F052JA01 ,  5F110AA30 ,  5F110BB01 ,  5F110CC02 ,  5F110CC08 ,  5F110EE28 ,  5F110GG02 ,  5F110GG13 ,  5F110GG26 ,  5F110HJ01 ,  5F110HL03 ,  5F110HL04 ,  5F110HL07 ,  5F110HM18 ,  5F110NN73 ,  5F110PP03 ,  5F110PP05 ,  5F110PP06
引用特許:
審査官引用 (10件)
全件表示

前のページに戻る