MOSFETゲート用の導電性一酸化ニオブ膜を堆積する方法

発明者： ,
出願人/特許権者：
代理人 (3件)：山本秀策 , 安村高明 , 大塩竹志
公報種別：公開公報
出願番号（国際出願番号）：特願2004-267612
公開番号（公開出願番号）：特開2005-109472
出願日： 2004年09月14日
公開日（公表日）： 2005年04月21日
要約：

【課題】 MOSFETゲートとして導電性一酸化ニオブ膜を堆積する方法を提供する。【解決手段】一酸化ニオブゲートを堆積する方法が提供される。単体金属ターゲット、または複合一酸化ニオブターゲットがスパッタリングチャンバ内に提供される。ゲート誘電体を有する基板(例えば、二酸化シリコンまたはhigh-kゲート誘電体)がスパッタリングチャンバに提供される。このスパッタリング電力およびスパッタリング内の酸素分圧は、過剰な量の単体ニオブ、NbO2絶縁体、またはNb2O5絶縁体を必要とせず、一酸化ニオブを含む膜を堆積するように設定される。この堆積方法は、標準CMOS製造プロセスまたは置換ゲートCMOSプロセスに組み込まれてもよい。【選択図】なし

請求項（抜粋）：

トランジスタゲート構造を形成する方法であって、堆積チャンバ内に基板を提供するステップと、該基板上にゲート誘電体層を形成するステップと、一酸化ニオブが過半数を占める(predominantly)膜を堆積するステップと、一酸化ニオブゲートを形成するために該一酸化ニオブが過半数を占める膜をパターニングするステップとを包含する、方法。

IPC (5件)：

H01L29/78 , H01L21/28 , H01L21/285 , H01L29/423 , H01L29/49

FI (4件)：

H01L29/78 301G , H01L21/28 301R , H01L21/285 S , H01L29/58 G

Fターム (35件)：

4M104BB36 , 4M104CC05 , 4M104DD03 , 4M104DD37 , 4M104DD42 , 4M104EE03 , 4M104EE05 , 4M104EE15 , 4M104EE16 , 4M104EE17 , 5F140AA06 , 5F140AB03 , 5F140BA01 , 5F140BD01 , 5F140BD11 , 5F140BD12 , 5F140BD13 , 5F140BE07 , 5F140BE09 , 5F140BF01 , 5F140BF10 , 5F140BF11 , 5F140BF20 , 5F140BG01 , 5F140BG22 , 5F140BG27 , 5F140BG30 , 5F140BG36 , 5F140BG38 , 5F140BG39 , 5F140BG40 , 5F140BG44 , 5F140BK13 , 5F140BK21 , 5F140CE07

引用特許：

審査官引用 (3件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平7-178053 出願人：株式会社東芝
薄膜トランジスタ
公報種別：公開公報出願番号：特願平4-107107 出願人：京セラ株式会社
水素イオン検出素子およびそれをそなえた鉛蓄電池
公報種別：公開公報出願番号：特願平3-204707 出願人：日本電池株式会社

引用文献：

審査官引用 (2件)

前のページに戻る