特許
J-GLOBAL ID:200903030500699207

プロセッサの動作比較装置および動作比較方法

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人第一国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2003-019658
公開番号(公開出願番号):特開2004-234144
出願日: 2003年01月29日
公開日(公表日): 2004年08月19日
要約:
【課題】本発明は複数のプロセッサの多重化構成により実現されている高信頼性システムにおいて、プロセッサの処理性能に依存せず、またプロセッサが同一動作周波数であれば、位相が異なる場合にも適用可能である比較方式を提供するものである。【解決手段】本発明ではバスサイクル毎に比較動作を行い、比較動作を行うたびにプロセッサの同期合わせを行い比較動作を行うことにより、位相が異なるプロセッサの処理に対して、比較動作を行うことができると共に、比較動作がプロセッサの性能に依存しないため、処理速度を高速にすることができる。【選択図】 図1
請求項(抜粋):
複数のプロセッサで同一処理を行い、すべてのプロセッサの処理結果を比較照合し、比較照合結果が同一の場合に処理は正当と診断する動作比較装置において、 各プロセッサのコントロール信号、アドレス信号、データ信号などの比較処理用信号を保持する保持手段と、保持されている複数の比較処理用信号の比較照合処理を実行する比較照合手段とを有し、比較照合手段は保持手段がすべてのプロセッサの比較処理用信号を保持した後に比較照合処理を開始するよう構成されてなるプロセッサの動作比較装置。
IPC (4件):
G06F11/18 ,  G06F13/00 ,  G06F15/16 ,  G06F15/177
FI (5件):
G06F11/18 310C ,  G06F11/18 310F ,  G06F13/00 301P ,  G06F15/16 640K ,  G06F15/177 678A
Fターム (13件):
5B034AA02 ,  5B034DD01 ,  5B034DD06 ,  5B045CC00 ,  5B045JJ02 ,  5B045JJ03 ,  5B045JJ23 ,  5B045JJ26 ,  5B083AA05 ,  5B083AA08 ,  5B083BB01 ,  5B083CC04 ,  5B083GG04
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る