半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：前田弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-253802
公開番号（公開出願番号）：特開2002-075995
出願日： 2000年08月24日
公開日（公表日）： 2002年03月15日
要約：

【要約】【課題】埋め込み不良の発生を防止しつつ、電解メッキ法により凹部におけるシード層の上に導電膜を形成できるようにする。【解決手段】半導体基板100上の絶縁膜にビアホール108及び配線用溝109を形成した後、ビアホール108及び配線用溝109のそれぞれの底部及び壁面に、Alを含有する銅合金シード層111を堆積する。電解メッキ法により銅合金シード層111上に銅メッキ膜112を、ビアホール108及び配線用溝109のそれぞれが完全に埋まるように成長させる。銅合金シード層111と銅メッキ膜112とを一体化して配線用銅合金膜113を形成することにより、配線用銅合金膜113からなるビア114及び第2の配線115を形成する。

請求項（抜粋）：

基板上に形成された絶縁膜と、前記絶縁膜中に形成された埋め込み配線とを備えており、前記埋め込み配線は、Al、Si、Ir及びRuのうちの少なくとも1つの元素を含有する銅合金からなり、前記埋め込み配線における前記元素の含有量は、前記絶縁膜に近くなるに従って増大することを特徴とする半導体装置。

IPC (2件)：

H01L 21/3205 , H01L 21/768

FI (2件)：

H01L 21/88 R , H01L 21/90 A

Fターム (41件)：

5F033HH12 , 5F033HH32 , 5F033JJ12 , 5F033JJ32 , 5F033KK11 , 5F033KK12 , 5F033KK18 , 5F033KK21 , 5F033KK32 , 5F033KK33 , 5F033LL02 , 5F033LL07 , 5F033LL09 , 5F033MM01 , 5F033MM02 , 5F033MM05 , 5F033MM12 , 5F033MM13 , 5F033NN06 , 5F033NN07 , 5F033PP06 , 5F033PP15 , 5F033PP21 , 5F033PP27 , 5F033QQ37 , 5F033QQ48 , 5F033QQ73 , 5F033QQ75 , 5F033QQ76 , 5F033QQ80 , 5F033QQ90 , 5F033RR04 , 5F033RR06 , 5F033RR09 , 5F033RR12 , 5F033SS11 , 5F033SS21 , 5F033XX02 , 5F033XX05 , 5F033XX06 , 5F033XX09

引用特許：

審査官引用 (4件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平10-097948 出願人：富士通株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平10-004004 出願人：松下電子工業株式会社
金属シ-ド層を挿入する構造の銅の相互接続
公報種別：公開公報出願番号：特願平11-117513 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション

全件表示

前のページに戻る