特許
J-GLOBAL ID：200903030649518450

基板及びその製造方法

発明者：
山本 玲緒

山本 玲緒 について

, 
神山 美英

神山 美英 について


出願人/特許権者：
株式会社トクヤマ

株式会社トクヤマ について


公報種別：公開公報
出願番号（国際出願番号）：特願2001-312516
公開番号（公開出願番号）：特開2003-124397
出願日： 2001年10月10日
公開日（公表日）： 2003年04月25日
要約：
【要約】 (修正有)【課題】 半導体素子搭載用のサブマウントとして好適に使用できる、金属ビアホールを有する両面回路基板であって、金属ビアホールと回路パターンとの電気的な接触が良好で、素子の接合位置決めが容易な基板を効率よく製造する方法を提供する。【解決手段】 内部に導電性物質が充填されたビアホール200を有するセラミック製基板100であって、該セラミック製基板100の少なくとも一方の面のセラミック部分の表面粗さがRa≦0.8μmであり、該少なくとも一方の面に存在するビアホール200に充填された前記導電性物質が該面の表面からの突出量が0.3〜5.0μmである基板を原料基板として用い、その表面に導電層300を形成した後に該導電層の下地に存在するビアホール200に由来する導電層の凸部の陰影に基づいて、導電層300のパターンニングや素子搭載用ハンダ膜パターン400の形成を行なう。
請求項（抜粋）：
内部に導電性物質が充填されたビアホールを有するセラミック製基板の表面に前記ビアホールに充填された導電性物質の露出部分の全表面を被覆する導電層が形成されてなる素子載置用基板であって、前記セラミック製基板の素子を載置する面のセラミック部分の表面粗さがRa≦0.8μmであり、且つ該素子を載置する面に存在するビアホールに充填された前記導電性物質が該面の表面から0.3〜5.0μmの高さで突出していることを特徴とする基板。
IPC (6件)：
H01L 23/13 ,  H01L 23/36 ,  H01S 5/022 ,  H05K 1/11 ,  H05K 3/06 ,  H05K 3/14
FI (6件)：
H01S 5/022 ,  H05K 1/11 N ,  H05K 3/06 A ,  H05K 3/14 A ,  H01L 23/12 C ,  H01L 23/36 D
Fターム (55件)：
5E317AA24 ,  5E317BB04 ,  5E317BB16 ,  5E317CC22 ,  5E317CC25 ,  5E317CD01 ,  5E317CD15 ,  5E317CD21 ,  5E317CD25 ,  5E317CD32 ,  5E317GG17 ,  5E339AB06 ,  5E339AC01 ,  5E339AD03 ,  5E339AE01 ,  5E339BC01 ,  5E339BD08 ,  5E339BD11 ,  5E339BE13 ,  5E339CC01 ,  5E339CC02 ,  5E339CD01 ,  5E339CE11 ,  5E339CE13 ,  5E339CE18 ,  5E339CF06 ,  5E339CF15 ,  5E339EE01 ,  5E343AA02 ,  5E343AA05 ,  5E343AA23 ,  5E343AA36 ,  5E343BB16 ,  5E343BB23 ,  5E343BB24 ,  5E343BB25 ,  5E343BB28 ,  5E343BB35 ,  5E343BB38 ,  5E343BB39 ,  5E343BB40 ,  5E343BB44 ,  5E343BB52 ,  5E343CC62 ,  5E343DD25 ,  5E343EE33 ,  5E343ER13 ,  5E343GG11 ,  5F036AA01 ,  5F036BB21 ,  5F036BC06 ,  5F073FA15 ,  5F073FA16 ,  5F073FA18 ,  5F073FA23
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM