特許
J-GLOBAL ID:200903030755467806
チューナブルフィルタ
発明者:
,
,
,
,
出願人/特許権者:
代理人 (5件):
吉武 賢次
, 橘谷 英俊
, 佐藤 泰和
, 吉元 弘
, 川崎 康
公報種別:公開公報
出願番号(国際出願番号):特願2004-023012
公開番号(公開出願番号):特開2005-217852
出願日: 2004年01月30日
公開日(公表日): 2005年08月11日
要約:
【課題】 広い周波数範囲で通過帯域を可変可能で、通過帯域を連続的に変化させることができ、挿入損失が小さく、遮断特性が急峻で、小型化が可能で、信頼性および再現性に優れるチューナブルフィルタを提供する。【解決手段】 本発明に係るチューナブルフィルタは、フィルタ本体11と、フィルタ本体11を制御する制御回路12とを備えている。モニタ回路である第1および第2電圧制御発振器13,14内の発振周波数に合わせて、フィルタ本体11内のバリアブルキャパシタ7,9の容量を制御するフィードバック制御を通信中継続して行うことにより、デバイスの温度上昇などによる周波数ドリフトなどに影響されずに、安定したフィルタ特性を得ることができる。【選択図】 図1
請求項(抜粋):
同一の基板上に形成される複数のバリアブルキャパシタおよび複数のインダクタ素子と、
前記複数のバリアブルキャパシタの少なくとも一部と前記複数のインダクタ素子の少なくとも一部とを用いて形成されるフィルタ回路と、
前記複数のバリアブルキャパシタの少なくとも一部と前記複数のインダクタ素子の少なくとも一部とを用いて形成されるモニタ回路と、
前記モニタ回路の所定の回路定数を検出する検出回路と、
前記モニタ回路の基準となる回路定数に関する情報を記憶する記憶部と、
前記検出回路の検出結果と前記記憶部に記憶された情報とに基づいて、前記モニタ回路および前記フィルタ回路内のバリアブルキャパシタの容量を制御する容量制御回路と、を備えることを特徴とするチューナブルフィルタ。
IPC (6件):
H03H9/58
, H01G7/06
, H03H7/075
, H03H7/12
, H03H9/17
, H03H9/64
FI (6件):
H03H9/58 A
, H01G7/06
, H03H7/075 Z
, H03H7/12
, H03H9/17 F
, H03H9/64 Z
Fターム (17件):
5J024AA02
, 5J024BA11
, 5J024BA19
, 5J024CA08
, 5J024DA01
, 5J024GA03
, 5J024KA01
, 5J097AA01
, 5J097AA18
, 5J097AA29
, 5J097BB02
, 5J097LL01
, 5J097LL04
, 5J108AA07
, 5J108JJ01
, 5J108JJ02
, 5J108KK05
引用特許:
前のページに戻る