特許
J-GLOBAL ID：200903030863957240
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-314712
公開番号（公開出願番号）：特開平10-154670
出願日： 1996年11月26日
公開日（公表日）： 1998年06月09日
要約：
【要約】【課題】 半導体ウェーハにダイシングを行うと、ダイシングライン上のメタルパターンの端部が捲れ上がって、インナリードやボンディングワイヤと接触し、電気的不具合を起こしていた。【解決手段】 半導体ウェーハ11上にメタルパターン12、13を形成し、表面全体に表面保護膜14を堆積し、メタルパターン12、13のうち少なくともダイシングライン上のもの12の表面が露出するように表面保護膜14をパターニングし、表面全体にバリアメタル15を堆積し、バリアメタル15のうちダイシングライン上のものと、メタルパターン12、13のうちダイシングライン上のもの12とを同時にエッチングにより除去し、メタルパターン12が除去されたダイシングラインに沿って、半導体ウェーハ11にダイシングを行うことで、ダイシングにより捲れ上がったメタルパターンの端部がインナリードやボンディングワイヤと接触して不良を起こすことを防止する。
請求項（抜粋）：
半導体ウェーハの表面上にメタルパターンを形成する工程と、前記メタルパターンのうち、ダイシングライン上に位置するものを、ダイシングを行う前に除去する工程と、を備えることを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/301
, H01L 21/3205
H01L 21/78 L
, H01L 21/88 Z
