特許

J-GLOBAL ID：200903030875189044

半導体集積回路装置

発明者： 吉田 和彦 ,  藤平 龍彦
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平6-113249
公開番号（公開出願番号）：特開平7-283370
出願日： 1994年05月27日
公開日（公表日）： 1995年10月27日
要約：

【要約】 (修正有)【目的】パワーICの出力段のMOS型半導体素子のゲート電極に高い電圧を印加可能にしてゲート酸化膜の異常部を短時間破壊させ、スクリーニングを高効率でできるようにする。【構成】出力段のMOS型半導体素子のゲート電極16から外部へゲート端子を引き出し、その端子に高い電圧を印加してゲートチェック試験を行うようにする。制御回路部2への悪影響は、間に電圧レベルシフト回路6を挿入する。あるいはゲートチェック試験時にのみオフにし、そのあと短絡するスイッチ手段を挿入する。

請求項（抜粋）：

MOS型半導体素子の制御回路部と、MOS型半導体素子とを同一半導体基体に集積したものにおいて、MOS型半導体素子のゲート電極が制御回路部のほかに試験用ゲート端子に接続されたことを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/66 ,  H01L 29/78

FI (2件)：

H01L 27/04 T ,  H01L 29/78 301 T

引用特許：

審査官引用 (4件)

• 混成集積回路装置
  公報種別：公開公報   出願番号：特願平4-276269   出願人：三菱電機株式会社
• 電力用半導体装置
  公報種別：公開公報   出願番号：特願平3-230292   出願人：日本電装株式会社
• 特開平3-280569
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平3-324606   出願人：三菱電機株式会社