半導体装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-051882
公開番号（公開出願番号）：特開2003-258125
出願日： 2002年02月27日
公開日（公表日）： 2003年09月12日
要約：

【要約】 (修正有)【課題】部分SOI若しくはSON技術に適したメモリを提供すること。【解決手段】バルク領域1は、ほぼ矩形状で、SOI領域6は、バルク領域1の隣接する2つの辺に沿って配置されている。バルク領域1は、複数のメモリセグメント29、及びサブデータセンスアンプ5を含んでいる。各メモリセグメント29は、複数のDRAMセル2、ビット線の電位を増幅する複数のセンスアンプ3、及び複数のカラム選択ゲート4を含んでいる。また、SOI領域6は、複数のワード線選択回路7、複数のセンスアンプ制御回路8、複数のカラム選択回路9、データ線アクセス制御回路等を含んでいる。

請求項（抜粋）：

半導体基板内に形成されたバルク領域と、前記半導体基板内の埋め込み絶縁膜若しくは空洞領域上に形成された半導体領域とを有し、前記バルク領域は、行列状に配置され、ビット線及びワード線に接続された複数のメモリセルを含むメモリセルアレイと、前記メモリセルアレイの前記ビット線に接続され、前記ビット線の電位を感知し増幅するセンスアンプと、前記センスアンプを第1のデータ線に接続するカラム選択ゲートとを含み、前記半導体領域は、前記ワード線を選択するワード線選択回路と、前記カラム選択ゲートを選択するカラム選択回路とを具備することを特徴とする半導体装置。

IPC (4件)：

H01L 21/8242 , G11C 11/401 , G11C 11/407 , H01L 27/108

FI (5件)：

H01L 27/10 671 C , H01L 27/10 681 F , H01L 27/10 625 A , G11C 11/34 371 K , G11C 11/34 362 S

Fターム (34件)：

5F083AD17 , 5F083GA01 , 5F083HA02 , 5F083KA06 , 5F083LA03 , 5F083LA04 , 5F083LA05 , 5F083LA26 , 5F083LA29 , 5F083LA30 , 5F083PR42 , 5F083PR52 , 5F083ZA04 , 5M024AA49 , 5M024AA50 , 5M024AA62 , 5M024BB09 , 5M024BB30 , 5M024BB33 , 5M024BB35 , 5M024CC82 , 5M024CC92 , 5M024DD83 , 5M024JJ02 , 5M024JJ32 , 5M024LL11 , 5M024LL20 , 5M024PP01 , 5M024PP02 , 5M024PP03 , 5M024PP05 , 5M024PP07 , 5M024PP09 , 5M024PP10

引用特許：

出願人引用 (8件)

特開昭63-059017
データ出力回路およびそれを備える半導体記憶装置
公報種別：公開公報出願番号：特願平11-306602 出願人：三菱電機株式会社
特開昭54-065462

全件表示

審査官引用 (13件)

特開平4-030385
特開昭63-059017
データ出力回路およびそれを備える半導体記憶装置
公報種別：公開公報出願番号：特願平11-306602 出願人：三菱電機株式会社

全件表示

前のページに戻る