特許
J-GLOBAL ID：200903030951186823

半導体不揮発性記憶素子及びその製造方法

発明者：
酒井 滋樹

酒井 滋樹 について

, 
坂巻 和男

坂巻 和男 について


出願人/特許権者：
独立行政法人産業技術総合研究所

独立行政法人産業技術総合研究所 について

, 
日本プレシジョン・サーキッツ株式会社

日本プレシジョン・サーキッツ株式会社 について


代理人 (1件)： 中村 稔 (外9名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-090509
公開番号（公開出願番号）：特開2002-289806
出願日： 2001年03月27日
公開日（公表日）： 2002年10月04日
要約：
【要約】【課題】 MFMIS構造の半導体不揮発性記憶装置において、メモリセル面積を大きくすることなく、効率的に強誘電体キャパシタに分配電圧を加えることができる半導体不揮発性記憶装置及びその製造方法を提供する。【解決手段】 強誘電体不揮発性記憶素子において、チャンネル領域上に第1絶縁体層(3)、第1導電体層(4)、強誘電体層(5)、及び第2導電体層(6)が順次積層された構造を持ち、ソース領域とドレイン領域上にそれぞれ積層された第3導電体(9)と第4導電体(10)を持ち、第3導電体(9)及び第4導電体(10)が、第1導電体層(4)と第2絶縁体薄膜(11)を介して対向する構造を持つ。
請求項（抜粋）：
電界効果型トランジスタを含む強誘電体不揮発性記憶素子であって、前記電界効果型トランジスタが、半導体基板のチャンネル領域上に第1絶縁体層、第1導電体層、強誘電体層、及び第2導電体層が順次積層された構造を持ち、前記電界効果型トランジスタが、前記半導体基板の前記チャンネル領域両側のソース領域とドレイン領域上にそれぞれ形成された第3導電体と第4導電体を持ち、前記第3導電体及び前記第4導電体と、前記第1導電体層の間に第2絶縁体薄膜を持つ、ことを特徴とする半導体不揮発性記憶素子。
IPC (4件)：
H01L 27/105 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (2件)：
H01L 27/10 444 A ,  H01L 29/78 371
Fターム (20件)：
5F083FR07 ,  5F083GA03 ,  5F083GA05 ,  5F083GA09 ,  5F083GA22 ,  5F083HA02 ,  5F083JA02 ,  5F083JA04 ,  5F083JA05 ,  5F083JA06 ,  5F083JA12 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA36 ,  5F083JA38 ,  5F083JA43 ,  5F083NA08 ,  5F083PR40 ,  5F101BA62
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM