特許
J-GLOBAL ID：200903066858372417
半導体装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-356493
公開番号（公開出願番号）：特開平10-189966
出願日： 1996年12月26日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 高温熱処理等によるゲート絶縁膜の劣化等を防止することができ、しかも信頼性や特性に優れた半導体装置を得る。【解決手段】 半導体基板1上のゲート形成予定域にダミーゲートパターン4を形成する工程と、このダミーゲートパターン4をマスクとして半導体基板1に不純物を導入してソース/ドレイン領域6を形成する工程と、ダミーゲートパターン4の周囲に絶縁膜7を形成する工程と、ダミーゲートパターン4を選択的に除去する工程と、ダミーゲートパターン4が除去された凹部の底面及び側面にゲート絶縁膜9を形成する工程と、ゲート絶縁膜9が形成された凹部に導電材を埋め込んでゲート電極10を形成する工程とを有する。
請求項（抜粋）：
ソース、ドレイン及びソース・ドレイン間の導通状態を制御するゲート電極を有する半導体素子を含む半導体装置において、前記半導体素子のゲート電極の底面及び側面がゲート絶縁膜によって覆われていることを特徴とする半導体装置。
IPC (5件)：
H01L 29/78
, H01L 27/10 451
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 29/78 301 X
, H01L 27/10 451
, H01L 29/78 371
