特許
J-GLOBAL ID：200903031033698460
半導体素子及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
笹島 富二雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-327491
公開番号（公開出願番号）：特開2001-217412
出願日： 2000年10月26日
公開日（公表日）： 2001年08月10日
要約：
【要約】【課題】 半導体素子の性能を低下させずに、チャンネル領域の端部のしきい値電圧の低下を防止し得る半導体素子及びその製造方法を提供する。【解決手段】 隔離領域22とアクティブ領域21とに区分された半導体基板20と、半導体基板20のアクティブ領域21の上面に形成されたゲート酸化膜27と、第1部分23a及び第2部分23bにより構成されてアクティブ領域21上のゲート酸化膜27の上面に形成され、第1部分23aの不純物濃度は第2部分23bの不純物濃度に比べて相対的に低く形成されたゲート電極23と、ゲート電極23の下方側のアクティブ領域21の中央部に形成されたチャンネル領域26と、ゲート電極23の下方側のアクティブ領域21の両端部にそれぞれ形成されたソース領域及びドレイン領域とを包含して半導体素子を構成する。
請求項（抜粋）：
隔離領域とアクティブ領域とに区分された半導体基板と、該半導体基板の上面に形成されたゲート酸化膜と、前記アクティブ領域の両端部の上方の第1部分と前記アクティブ領域の中央部の上方の第2部分とに区画されて前記ゲート酸化膜の上面に形成され、前記第1部分の不純物濃度は前記第2部分の不純物濃度に比べて相対的に低いゲート電極と、前記アクティブ領域の中央部に形成されたチャンネル領域と、前記アクティブ領域の両端部にそれぞれ形成されたソース領域及びドレイン領域と、を包含して構成されたことを特徴とする半導体素子。
Fターム (6件)：
5F040DA16
, 5F040DC01
, 5F040EC05
, 5F040EC07
, 5F040EK05
, 5F040FB04
