特許

J-GLOBAL ID：200903031088828150

半導体装置の製造方法

発明者： 泉田 貴士
出願人/特許権者： 株式会社東芝
代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2005-133330
公開番号（公開出願番号）：特開2006-310651
出願日： 2005年04月28日
公開日（公表日）： 2006年11月09日
要約：

【課題】微細化および高集積化が可能な半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、半導体基板11上にマスク層12を形成する工程と、半導体基板11をマスク層12をマスクとしてエッチングし、半導体基板11に半導体柱13を形成する工程と、半導体基板11に不純物を導入し、半導体基板11内で半導体柱13の下に第1ソース/ドレイン領域16を形成する工程と、半導体基板11上で半導体柱13の側面に接しかつ囲むようにゲート絶縁膜14を形成する工程と、ゲート絶縁膜14の側面上にゲート電極17を形成する工程と、ゲート電極17上で半導体柱13の側面に接しかつ囲むように第1絶縁層18を形成する工程と、第1絶縁層18に不純物を導入し、第1絶縁層18の側面の半導体柱13に第2ソース/ドレイン領域19を形成する工程とを含む。【選択図】図16

請求項（抜粋）：

半導体基板上にマスク層を形成する工程と、 前記半導体基板を前記マスク層をマスクとしてエッチングし、前記半導体基板に半導体柱を形成する工程と、 前記半導体基板に不純物を導入し、前記半導体基板内で前記半導体柱の下に第1ソース/ドレイン領域を形成する工程と、 前記半導体基板上で前記半導体柱の側面に接しかつ囲むようにゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜の側面上にゲート電極を形成する工程と、 前記ゲート電極上で前記半導体柱の側面に接しかつ囲むように第1絶縁層を形成する工程と、 前記第1絶縁層に不純物を導入し、前記第1絶縁層の側面の半導体柱に第2ソース/ドレイン領域を形成する工程と、 を具備することを特徴とする半導体装置の製造方法。

IPC (10件)：

H01L 29/78 ,  H01L 27/08 ,  H01L 21/336 ,  H01L 21/824 ,  H01L 29/792 ,  H01L 29/788 ,  H01L 27/115 ,  H01L 29/786 ,  H01L 27/088 ,  H01L 21/823

FI (16件)：

H01L29/78 301X ,  H01L29/78 652B ,  H01L29/78 652G ,  H01L29/78 652K ,  H01L29/78 653Z ,  H01L27/08 331E ,  H01L29/78 658F ,  H01L29/78 658G ,  H01L29/78 371 ,  H01L27/10 434 ,  H01L29/78 618C ,  H01L29/78 617K ,  H01L29/78 616L ,  H01L29/78 626A ,  H01L27/08 102A ,  H01L27/08 102E

Fターム (85件)：

5F048AA01 ,  5F048AB03 ,  5F048AC01 ,  5F048AC03 ,  5F048BA16 ,  5F048BB01 ,  5F048BB05 ,  5F048BB09 ,  5F048BB12 ,  5F048BC01 ,  5F048BC05 ,  5F048BD07 ,  5F048BF15 ,  5F048BF16 ,  5F048CB02 ,  5F048CB07 ,  5F083EP03 ,  5F083EP22 ,  5F083EP35 ,  5F083EP62 ,  5F083EP67 ,  5F083EP76 ,  5F083ER22 ,  5F083GA10 ,  5F083GA28 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083MA15 ,  5F101BA12 ,  5F101BB02 ,  5F101BD10 ,  5F101BD16 ,  5F101BD34 ,  5F101BE07 ,  5F110AA04 ,  5F110BB05 ,  5F110CC09 ,  5F110DD11 ,  5F110EE24 ,  5F110EE38 ,  5F110FF02 ,  5F110FF29 ,  5F110GG02 ,  5F110GG22 ,  5F110GG23 ,  5F110HJ16 ,  5F110HJ21 ,  5F110HJ23 ,  5F110HK09 ,  5F110HK14 ,  5F110HK32 ,  5F110HM02 ,  5F110HM04 ,  5F110NN02 ,  5F110NN23 ,  5F110NN24 ,  5F110NN35 ,  5F140AA39 ,  5F140AA40 ,  5F140AB01 ,  5F140AC23 ,  5F140AC32 ,  5F140AC33 ,  5F140AC36 ,  5F140BA01 ,  5F140BB04 ,  5F140BD06 ,  5F140BD10 ,  5F140BE07 ,  5F140BE10 ,  5F140BF01 ,  5F140BF04 ,  5F140BF54 ,  5F140BF58 ,  5F140BG28 ,  5F140BH14 ,  5F140BH30 ,  5F140BH47 ,  5F140BK13 ,  5F140BK15 ,  5F140BK21 ,  5F140CA03 ,  5F140CE07 ,  5F140CE20

引用特許：

審査官引用 (5件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2005-129608   出願人：株式会社東芝
• 半導体記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願2002-354403   出願人：舛岡富士雄, シャープ株式会社
• 特開平2-252264
  
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2002-373954   出願人：株式会社東芝
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-246712   出願人：株式会社東芝