半導体記憶装置及びその製造方法

発明者： , , , ,
出願人/特許権者： ,
代理人 (1件)：野河信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2002-354403
公開番号（公開出願番号）：特開2004-186601
出願日： 2002年12月05日
公開日（公表日）： 2004年07月02日
要約：

【課題】電荷蓄積層及び制御ゲートを有する半導体記憶装置のバックバイアス効果による影響を低減させることにより集積度を向上させ、占有面積を増加させずに浮遊ゲートと制御ゲートとの容量の比をより一層増大させるとともに、製造プロセスに起因するセル特性のばらつきが抑制された半導体記憶装置及びその製造方法を提供することを目的とする。【解決手段】第1導電型の半導体基板と、少なくとも一つの島状半導体層、該島状半導体層の側壁の周囲の全部又は一部に形成された電荷蓄積層及び制御ゲートから構成されるメモリセルとを有する半導体記憶装置であって、該メモリセルが直列に配置され、該メモリセルが配置する前記島状半導体層が、半導体基板に対する水平方向の断面積が段階的に異なる形状を有し、かつ前記島状半導体層の前記半導体基板に対する水平面の少なくとも一部の領域に電荷を通過させ得る絶縁膜を有する半導体記憶装置。【選択図】図7

請求項（抜粋）：

第1導電型の半導体基板と、少なくとも一つの島状半導体層、該島状半導体層の側壁の周囲の全部又は一部に形成された電荷蓄積層及び制御ゲートから構成されるメモリセルとを有する半導体記憶装置であって、該メモリセルが直列に配置され、該メモリセルが配置する前記島状半導体層が、半導体基板に対する水平方向の断面積が段階的に異なる形状を有し、かつ前記島状半導体層の前記半導体基板に対する水平面の少なくとも一部の領域に電荷を通過させ得る絶縁膜を有することを特徴とする半導体記憶装置。

IPC (4件)：

H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792

FI (2件)：

H01L27/10 434 , H01L29/78 371

Fターム (23件)：

5F083EP02 , 5F083EP17 , 5F083EP22 , 5F083EP33 , 5F083EP76 , 5F083ER22 , 5F083ER30 , 5F083HA02 , 5F083JA36 , 5F083LA12 , 5F083LA16 , 5F083NA08 , 5F083PR37 , 5F083PR39 , 5F101BA01 , 5F101BA41 , 5F101BB02 , 5F101BD16 , 5F101BD22 , 5F101BD34 , 5F101BE02 , 5F101BE05 , 5F101BE07

引用特許：

審査官引用 (5件)

非揮発性メモリの製造方法
公報種別：公開公報出願番号：特願2001-345674 出願人：株式会社ハイニックスセミコンダクター
半導体記憶装置及びその製造方法
公報種別：公開公報出願番号：特願2001-142454 出願人：舛岡富士雄, シャープ株式会社
特許第3963664号

全件表示

前のページに戻る