半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：芝野正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2001-344800
公開番号（公開出願番号）：特開2003-151917
出願日： 2001年11月09日
公開日（公表日）： 2003年05月23日
要約：

【要約】【課題】トレンチ型のパワーMOSFETでは素子領域形成後、バリアメタル層に連続して配線層を形成し、水素アロイを行っており、バリアメタル層の吸蔵特性のためNチャネル型の場合、閾値電圧が下がってしまうため、チャネル層の不純物濃度を上げており、オン抵抗の低減が進まない問題があった。【解決手段】本発明は、バリアメタル層形成後、高温で水素アロイを行い基板表面に達する水素量を増加させる。さらにその後配線層を形成し、更に表面保護膜を形成後に、配線層の合金化熱処理を減圧雰囲気下で行うことでバリアメタル層に吸蔵された水素を放出させ、基板に達する水素量を更にふやし、閾値電圧の低下を抑制する。チャネル層の不純物濃度も低くできるので、オン抵抗が低減する。

請求項（抜粋）：

シリコン半導体基板上に所望の素子領域を形成する工程と、水素吸蔵性を有する金属によりバリアメタル層を形成後、前記基板表面に水素を導入する工程と、前記バリアメタル層上に配線層を形成する工程と、前記配線層上に表面保護膜を形成後、熱処理を行う工程とを具備することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/28 , H01L 21/3205 , H01L 21/336 , H01L 21/768 , H01L 29/78 652 , H01L 29/78 653

FI (7件)：

H01L 21/28 B , H01L 29/78 652 M , H01L 29/78 653 A , H01L 21/88 N , H01L 21/88 R , H01L 29/78 658 F , H01L 21/90 C

Fターム (33件)：

4M104AA01 , 4M104BB01 , 4M104BB30 , 4M104DD26 , 4M104DD37 , 4M104DD65 , 4M104DD79 , 4M104DD81 , 4M104DD91 , 4M104EE06 , 4M104EE17 , 4M104FF13 , 4M104GG09 , 4M104GG18 , 4M104HH06 , 4M104HH16 , 5F033HH04 , 5F033HH08 , 5F033HH18 , 5F033HH33 , 5F033MM08 , 5F033MM13 , 5F033PP15 , 5F033QQ08 , 5F033QQ11 , 5F033QQ58 , 5F033QQ59 , 5F033QQ61 , 5F033QQ73 , 5F033RR06 , 5F033VV06 , 5F033XX09 , 5F033XX28

引用特許：

審査官引用 (6件)

特開平4-088670
特開平2-181919
特開昭57-118635

全件表示

前のページに戻る