特許

J-GLOBAL ID：200903031210681424

電子部品を実装する基板およびその製造方法

発明者： アジェイ・ピー・ギリ ,  サンダー・エム・ケイマス ,  ダニエル・ピー・オコナー ,  ラジェシュ・エス・パテル ,  ハーバート・アイ・ストラー ,  リサ・エム・スタッジンスキー ,  ポウル・アール・ウォーリング
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-000114
公開番号（公開出願番号）：特開平11-260965
出願日： 1999年01月04日
公開日（公表日）： 1999年09月24日
要約：

【要約】【課題】 高密度配線されたマルチ・チップ・モジュールおよびシングル・チップ・モジュールの性能を改良する。【解決手段】 基板は、層状のセラミック・ベース138上に直接形成された薄膜(TF)層を有する。第1の厚膜配線層102は、厚膜技術を用いて厚膜の層状のセラミック・ベースの上面上に形成されるか中に埋め込まれる。ポリイミドまたは他の有機材料の第1の誘電体層108は、第1の配線層の上に形成される。バイアは、第1の誘電体層に形成される。第2の配線層110は、第1の誘電体層の上に形成される。第2の誘電体層112は、第2の配線層の上に形成される。電子部品を実装するのに適した少なくとも一つの実装位置は、第2の誘電体層の上に形成される。基板は、セラミック・ベースの底面上の直接取り付け部,PGA,LGA,BGA,CGA,およびミニBGAによって、プリント回路基板に取り付けられる。

請求項（抜粋）：

電子部品を実装する基板において、セラミック材料よりなる層状のベースと、前記層状のベースの上面上の第1の導電層と、前記セラミック材料と異なる材料よりなる第1の誘電体層とを有し、前記第1の誘電体層は、前記上面および前記第1の導電層を被覆し、前記第1の誘電体層の上に第2の導電層を有し、前記第2の導電層のラインが、前記第1の導電層のラインに接続され、電子部品を実装し、前記実装された電子部品を前記第2の導電層に接続するのに適した、基板表面上の少なくとも一つの実装位置を有することを特徴とする電子部品を実装する基板。

IPC (4件)：

H01L 23/12 ,  H01L 23/32 ,  H05K 1/02 ,  H05K 1/18

FI (4件)：

H01L 23/12 N ,  H01L 23/32 D ,  H05K 1/02 P ,  H05K 1/18 U

引用特許：

審査官引用 (4件)

• 配線基板
  公報種別：公開公報   出願番号：特願平5-216539   出願人：京セラ株式会社
• 厚膜・薄膜混成多層配線基板のパターン形成方法
  公報種別：公開公報   出願番号：特願平5-115630   出願人：株式会社日立製作所
• 多層配線基板装置とその製造方法ならびにそれを用いた電子装置
  公報種別：公開公報   出願番号：特願平2-235621   出願人：株式会社日立製作所
• 特開昭62-069648