特許
J-GLOBAL ID：200903031255732984

半導体装置及び半導体装置の製造方法

発明者：
名取 克晃

名取 克晃 について

, 
山川 晃司

山川 晃司 について

, 
金谷 宏行

金谷 宏行 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-037560
公開番号（公開出願番号）：特開2005-229001
出願日： 2004年02月16日
公開日（公表日）： 2005年08月25日
要約：
【課題】 キャパシタの特性や信頼性を向上させることが可能な半導体装置の製造方法を提供する。【解決手段】 半導体基板100の上方にキャパシタの下部電極膜118、119を形成する工程と、下部電極膜上にキャパシタの誘電体膜120を形成する工程と、誘電体膜上にキャパシタの上部電極膜121を形成する工程と、上部電極膜を形成する工程の後に、誘電体膜への水素の拡散を防止する水素バリア膜122,124、129、131を形成する工程とを備え、水素バリア膜を形成する工程は、シリコンを含んだ酸化膜を形成する工程と、酸化膜を窒化する工程とを備える。【選択図】 図6
請求項（抜粋）：
半導体基板の上方にキャパシタの下部電極膜を形成する工程と、 前記下部電極膜上にキャパシタの誘電体膜を形成する工程と、 前記誘電体膜上にキャパシタの上部電極膜を形成する工程と、 前記上部電極膜を形成する工程の後に、前記誘電体膜への水素の拡散を防止する水素バリア膜を形成する工程と、 を備え、 前記水素バリア膜を形成する工程は、シリコンを含んだ酸化膜を形成する工程と、前記酸化膜を窒化する工程と、を備える ことを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L27/105 ,  H01L21/28 ,  H01L21/822 ,  H01L27/04
FI (3件)：
H01L27/10 444B ,  H01L21/28 301R ,  H01L27/04 C
Fターム (36件)：
4M104AA01 ,  4M104BB01 ,  4M104BB04 ,  4M104BB06 ,  4M104BB14 ,  4M104BB30 ,  4M104BB36 ,  4M104BB39 ,  4M104EE05 ,  4M104EE14 ,  4M104FF13 ,  4M104GG19 ,  5F038AC06 ,  5F038AC15 ,  5F038EZ14 ,  5F038EZ20 ,  5F083FR02 ,  5F083JA15 ,  5F083JA17 ,  5F083JA35 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA45 ,  5F083JA53 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083MA19 ,  5F083NA01 ,  5F083NA08 ,  5F083PR21 ,  5F083PR33 ,  5F083PR34 ,  5F083PR40
引用特許：
出願人引用 (2件) 審査官引用 (2件)
  • 半導体素子の製造法
    公報種別：公開公報   出願番号：特願2001-049279   出願人：インフィネオンテクノロジースアクチエンゲゼルシャフト
  • 半導体装置及びその製造方法
    公報種別：公開公報   出願番号：特願平9-142447   出願人：日本電気株式会社

前のページに戻る

TOP

BOTTOM