特許
J-GLOBAL ID：200903031349951779

半導体装置

発明者：
佐藤 淳一

佐藤 淳一 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平11-253100
公開番号（公開出願番号）：特開2001-077195
出願日： 1999年09月07日
公開日（公表日）： 2001年03月23日
要約：
【要約】【課題】 プラグと配線との接触抵抗の大幅な低減を図ることができ、配線を伝播する信号の遅延や配線からの発熱を大幅に低減することができる半導体装置を提供する。【解決手段】 下層配線1上に層間絶縁膜2を形成し、その上に上層配線3を形成し、層間絶縁膜2に形成された接続孔4に埋め込まれたプラグ5を介して下層配線1と上層配線3とを電気的に接続する半導体装置において、接続孔4の内部の下層配線1にほぼ逆円錐状の凹部1aまたは円錐状の凸部を形成し、下層配線1とプラグ5との接触面積を増加させる。
請求項（抜粋）：
第1の導電層と、上記第1の導電層上の層間絶縁膜と、上記層間絶縁膜上の第2の導電層とを有し、上記層間絶縁膜に形成された接続孔に埋め込まれた導電材料を介して上記第1の導電層と上記第2の導電層とが電気的に接続された半導体装置において、上記接続孔の内部の上記第1の導電層がほぼ逆円錐状の凹部を有することを特徴とする半導体装置。
IPC (2件)：
H01L 21/768 ,  H01L 21/28 301
FI (2件)：
H01L 21/90 B ,  H01L 21/28 301 R
Fターム (23件)：
4M104BB04 ,  4M104BB18 ,  4M104CC01 ,  4M104FF21 ,  4M104FF26 ,  4M104HH15 ,  5F033HH09 ,  5F033JJ11 ,  5F033JJ19 ,  5F033KK09 ,  5F033NN12 ,  5F033NN13 ,  5F033NN14 ,  5F033PP04 ,  5F033PP09 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ37 ,  5F033QQ48 ,  5F033XX09 ,  5F033XX27
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM