特許
J-GLOBAL ID：200903031350693155

データ中継処理装置及び方法

発明者：
大道 文雄

大道 文雄 について

, 
井上 徹

井上 徹 について


出願人/特許権者：
住友電気工業株式会社

住友電気工業株式会社 について


代理人 (2件)： 稲岡 耕作 ,  川崎 実夫
公報種別：公開公報
出願番号（国際出願番号）：特願2007-296887
公開番号（公開出願番号）：特開2009-124488
出願日： 2007年11月15日
公開日（公表日）： 2009年06月04日
要約：
【課題】データ中継処理装置において、大容量メモリを使う場合と使わない場合とを切り分けて、効率的に中継する。【解決手段】入力したフレームを記憶するライトバッファ24と、出力するフレームを記憶するリードバッファ26と、ライトバッファ24に記憶されたフレームが転送され記憶されるとともに、記憶しているフレームがリードバッファ26に転送される外部SDRAM22と、ライトバッファ24に記憶された受信フレームを、外部SDRAM22に転送し又はリードバッファ26に直接転送するための制御を行い、外部SDRAM22に記憶されているフレームを、リードバッファ26に転送するための制御を行うSDRAMコントローラ28とを有する。【選択図】図1
請求項（抜粋）：
ネットワークに設置され、ネットワーク上を伝送するフレームを中継するためのデータ中継処理装置であって、 入力したフレームを記憶する第1のバッファメモリと、 出力するフレームを記憶する第2のバッファメモリと、 第1のバッファメモリに記憶されたフレームが転送され記憶されるとともに、記憶しているフレームが第2のバッファメモリに転送される第3のメモリと、 第1のバッファメモリに記憶されたフレームを、第3のメモリに転送し又は第2のバッファメモリに転送するための制御を行い、第3のメモリに記憶されているフレームを、第2のバッファメモリに転送するための制御を行うメモリ制御部とを有し、 メモリ制御部は、第3のメモリにフレームが記憶されていない場合、第2のバッファメモリが満杯でなければ、第1のバッファメモリに記憶されるフレームを第2のバッファメモリに転送し、第2のバッファメモリが満杯であれば、第1のバッファメモリに記憶されるフレームを第3のメモリに転送する制御を行い、 メモリ制御部は、第3のメモリにフレームが記憶されている場合、第1のバッファメモリに記憶されるフレームを第3のメモリに転送し、第2のバッファメモリの空き容量があるとき、第3のメモリから第2のバッファメモリにフレームを転送する制御を行うことを特徴とするデータ中継処理装置。
IPC (2件)：
H04L 12/56 ,  H04L 13/08
FI (2件)：
H04L12/56 Z ,  H04L13/08
Fターム (17件)：
5K030GA02 ,  5K030HA08 ,  5K030HD03 ,  5K030KA03 ,  5K030KA11 ,  5K030KX11 ,  5K030MA13 ,  5K030MB15 ,  5K034AA03 ,  5K034DD01 ,  5K034EE11 ,  5K034FF11 ,  5K034GG03 ,  5K034HH01 ,  5K034HH02 ,  5K034HH25 ,  5K034HH48
引用特許：
出願人引用 (1件)
  • ネットワーク機器
    公報種別：公開公報   出願番号：特願2004-143984   出願人：富士通株式会社
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM