特許
J-GLOBAL ID：200903031513703102
可変遅延回路
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-274499
公開番号（公開出願番号）：特開2002-084170
出願日： 2000年09月11日
公開日（公表日）： 2002年03月22日
要約：
【要約】【課題】 広い時間範囲で遅延時間を変化させることが可能な可変遅延回路を提供する。【解決手段】 デジタルPLL回路において、第1可変遅延回路4は4段の遅延単位回路22〜25を備え、各遅延単位回路は少なくとも2つの遅延素子(DE)と2つのスイッチとを含む。スイッチSW1〜SW8のオン/オフを選択的に設定することにより、第1可変遅延回路4の遅延時間を5段階で変化させることができる。遅延単位回路22〜25の数を増やしても出力負荷が増加しないので、広い時間範囲で遅延時間を変化させることができる。
請求項（抜粋）：
複数段の遅延単位回路を備え、その遅延時間が複数段階で制御可能な可変遅延回路であって、前記遅延単位回路は、第1の入力ノードに入力された信号を遅延させて第1の出力ノードに与える第1の遅延素子、前記第1の遅延素子の出力信号と第2の入力ノードに入力された信号とのうちのいずれか一方の信号を選択するための第1の切換回路、および前記第1の切換回路で選択された信号を遅延させて第2の出力ノードに与える第2の遅延素子を含み、初段の遅延単位回路の第1の入力ノードには前記可変遅延回路の入力信号が入力され、各遅延単位回路の第1の出力ノードは後段の遅延単位回路の第1の入力ノードに接続され、各遅延単位回路の第2の出力ノードは前段の遅延単位回路の第2の入力ノードに接続され、初段の遅延単位回路の第2の出力ノードから前記可変遅延回路の出力信号が出力される、可変遅延回路。
IPC (2件)：
FI (2件)：
Fターム (16件)：
5J001AA04
, 5J001BB00
, 5J001BB12
, 5J001BB14
, 5J001BB20
, 5J001BB22
, 5J001BB24
, 5J001BB25
, 5J001DD09
, 5J106AA05
, 5J106CC03
, 5J106DD24
, 5J106GG14
, 5J106HH02
, 5J106JJ07
, 5J106KK40
