デジタル遅延回路及びデジタルPLL回路

発明者： ,
出願人/特許権者：
代理人 (1件)：吉田茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-164145
公開番号（公開出願番号）：特開平11-017531
出願日： 1997年06月20日
公開日（公表日）： 1999年01月22日
要約：

【要約】【課題】回路規模及び消費電力の低減が可能なデジタルPLL回路を得る。【解決手段】第1ディレイライン301及び第2ディレイライン302はそれぞれ複数の遅延素子を含む。制御回路200は、ディレイライン300に含まれる遅延素子を選択する。第2クロック信号S11は選択された遅延素子のみを伝搬する。したがって、選択されていない遅延素子には第2クロック信号S11は伝搬しないため、消費電力の低減が可能になる。

請求項（抜粋）：

遅延量を変化させるためのデジタル信号を受けて、このデジタル信号に応じてカウントを行い、このカウント値を出力するための制御回路と、遅延対象信号と前記カウント値を受け、第1遅延単位をそれぞれ有する複数の第1遅延単位ユニットからなる第1ディレイライン、前記第1遅延単位の所定数分に相当する第2遅延単位をそれぞれ有する複数の第2遅延単位遅延ユニットよりなる第2ディレイラインを含むディレイラインと、を備え、前記ディレイラインは、前記カウント値のうちの下位桁が示す数の前記第1遅延ユニット及び前記カウント値のうちの上位桁が示す数の前記第2遅延ユニットに前記遅延対象信号を流通させて出力するデジタル遅延回路。

IPC (3件)：

H03L 7/06 , H03K 5/14 , H03L 7/081

FI (3件)：

H03L 7/06 J , H03K 5/14 , H03L 7/08 J

引用特許：

審査官引用 (5件)

ディジタルPLL回路
公報種別：公開公報出願番号：特願平6-235157 出願人：日本電気アイシーマイコンシステム株式会社
クロック発生回路および調整可能リング発振器回路
公報種別：公開公報出願番号：特願平7-139579 出願人：クウォンタム・コーポレイション
タイミング制御回路
公報種別：公開公報出願番号：特願平4-100812 出願人：松下電器産業株式会社

全件表示

前のページに戻る